



УКРАЇНА

(19) UA (11) 51014 (13) U  
(51) МПК (2009)  
H03K 5/22  
G05B 1/00

МІНІСТЕРСТВО ОСВІТИ  
І НАУКИ УКРАЇНИ

ДЕРЖАВНИЙ ДЕПАРТАМЕНТ  
ІНТЕЛЕКТУАЛЬНОЇ  
ВЛАСНОСТІ

## ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

видається під  
відповідальність  
власника  
патенту

### (54) БУФЕРНИЙ КАСКАД

1

2

(21) u201000934

(22) 29.01.2010

(24) 25.06.2010

(46) 25.06.2010, Бюл.№ 12, 2010 р.

(72) АЗАРОВ ОЛЕКСІЙ ДМИТРОВИЧ, ДУДНИК ОЛЕКСАНДР ВІКТОРОВИЧ, БОГОМОЛОВ СЕРГІЙ ВІТАЛІЙОВИЧ, КАДУК ОЛЕКСАНДР ВОЛОДИМИРОВИЧ

(73) ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ

(57) Буферний каскад, який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та шостого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та

шостого транзисторів відповідно, колектор першого транзистора з'єднано з шиною додатного живлення через відповідні виводи першого джерела струму, колектор восьмого транзистора з'єднано з шиною від'ємного живлення через відповідні виводи другого джерела струму, який **відрізняється** тим, що у нього введено дев'ятий та десятий транзистори, причому бази другого та шостого транзисторів з'єднано з колекторами першого та восьмого транзисторів відповідно, а бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, колектори та бази дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів та з'єднано з вихідною шиною.

Корисна модель відноситься до імпульсної техніки і може бути використана в аналого-цифрових перетворювачах і цифрових вимірювальних приладах.

Відомо двотактний підсилювач потужності [А. с. № 1497713 ССРС, Н03Р3/26, 1989], який містить вхідний каскад, виконаний на першому та другому транзисторах, першому і другому генераторах струмів, першому і другому діодах ланцюга зміщення, керованих джерелах струму, що складаються з третього і четвертого транзисторів та третього і четвертого шунтуючих діодів, а також вихідний каскад, виконаний на п'ятому і шостому транзисторах та п'ятому і шостому діодах, керуючий каскад, виконаний на шостому і восьмому транзисторах та першому і другому конденсаторах.

Основним недоліком аналогу є низька точність передачі вхідної напруги на вихід через неідентичність значень струмів першого і другого генераторів струму, оскільки у випадку використання джерела вхідної напруги із ненульовим внутрішнім опором різниця між  $\Gamma$  та  $I$  призводить до появи похибки зміщення напруги нуля.

За прототип обрано буферний пристрій [Бахтиаров Г.Д., Малинин В.В., Школин В.П. Аналого-цифровые преобразователи / Под ред. Г.Д. Бах-

тиарова. - М.: Советское радио, 1980. - 280 с. ил. Рис. 6.28 на сторінці 150], який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та шостого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та шостого транзисторів з'єднано з колекторами третього та шостого транзисторів відповідно, колектор першого транзистора з'єднано з шиною додатного живлення через відповідні виводи першого джерела струму, колектор восьмого транзистора з'єднано з шиною від'ємного живлення через відповідні виводи другого джерела струму, бази другого та шостого транзисторів з'єднано з базами та колекторами першого та восьмого транзисторів відповідно, емітери восьмого та п'ятого транзисторів об'єднано між собою та з'єднано з базою шостого транзистора, емітери першого та четвертого транзисторів об'єднано між собою та з'єднано з базою третього транзистора, колектори четвертого та п'ятого транзисторів з'єднано з колекторами шостого та третього транзисторів відповідно, емітери третього та шостого транзисторів об'єднано та з'єднано з вихідною шиною.

(19) UA (11) 51014 (13) U

Недоліками прототипу є низька точність, що викликано значною вихідною напругою зміщення нуля через неідентичність параметрів пар p-p-n та p-n-p транзисторів у верхньому та нижньому каналах.

В основу корисної моделі поставлено задачу створення буферного каскаду, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність, а це в свою чергу розширює галузь використання корисної моделі в різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Поставлена задача досягається тим, що в буферний каскад, який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та сьомого транзисторів з'єднано з колекторами третього та шостого транзисторів відповідно, колектор першого транзистора з'єднано з шиною додатного живлення через відповідні виводи першого джерела струму, колектор восьмого транзистора з'єднано з шиною від'ємного живлення через відповідні виводи другого джерела струму, введено дев'ятий та десятий транзистори, причому бази другого та сьомого транзисторів з'єднано з колекторами першого та восьмого транзисторів відповідно, а бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, колектори та бази дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів та з'єднано з вихідною шиною.

На кресленні представлено принципову схему буферного каскаду.

Пристрій, містить десять транзисторів, перше 2 та друге 7 джерела струму, шини додатного 14 та від'ємного 16 живлення, вхідну 1 та вихідну 15 шини, причому вхідну шину 1 з'єднано з базами четвертого 4 та п'ятого 5 транзисторів, колектори другого 8 та сьомого 13 транзисторів з'єднано з шинами додатного 14 та від'ємного 16 живлення відповідно, емітери другого 8 та сьомого 13 транзисторів з'єднано з колекторами третього 9 та шостого 12 транзисторів відповідно, колектор першого 3 транзистора з'єднано з шиною додатного живлення 14 через відповідні виводи першого

джерела струму 2, колектор восьмого транзистора 6 з'єднано з шиною від'ємного живлення 16 через відповідні виводи другого 7 джерела струму, бази другого 8 та сьомого 13 транзисторів з'єднано з колекторами першого 3 та восьмого 6 транзисторів відповідно, а бази першого 3 та восьмого 6 транзисторів з'єднано з базами та колекторами третього 9 та шостого 12 транзисторів відповідно, колектори та бази дев'ятого 10 та десятого 11 транзисторів об'єднано між собою, а також з колекторами четвертого 4 та п'ятого 5 транзисторів та з'єднано з вихідною шиною 15.

Буферний каскад працює таким чином.

Якщо напруга на вхідній шині 1 збільшується, то четвертий 4 транзистор призакривається, а п'ятий 5 транзистор привідкривається, при цьому напруга на емітерах цих транзисторів зростає, водночас зростають потенціали баз другого 8 та сьомого 13 транзисторів, а також потенціал емітерів третього 9 та шостого 12 транзисторів.

Якщо напруга на вхідній шині 1 зменшується, то четвертий 4 транзистор привідкривається, а п'ятий 5 транзистор призакривається, при цьому напруга на емітерах цих транзисторів зменшується, водночас зменшуються потенціали баз другого 8 та сьомого 13 транзисторів, а також потенціал емітерів третього 9 та шостого 12 транзисторів.

Потенціали точок об'єднання емітерів третього 9 та дев'ятого 10 транзисторів, а також десятого 11 та шостого 12 транзисторів відслідковують потенціали точок об'єднання емітерів першого 3 та четвертого 4, а також п'ятого 5 восьмого 6 транзисторів відповідно. Це обумовлено дією зворотних зв'язків, які утворюються за допомогою першого 3 та восьмого 6 транзисторів. Підвищення потенціалу точки об'єднання емітерів третього 9 та дев'ятого 10 транзисторів, а також десятого 11 та шостого 12 транзисторів призводить до зростання потенціалу вихідної шини. Таким чином потенціал вихідної шини відслідковує потенціал вхідної.

Перше 2 та друге 7 джерела струму задають режим по постійному струму каскадів схеми. Перший 3, другий 8, третій 9, а також восьмий 6, сьомий 13 та шостий 12 транзистори утворюють відбивач Уїлсона, який забезпечує збільшення навантажувальної здатності виходу схеми. Четвертий 4 та п'ятий 5 вхідні, а також дев'ятий 10 та десятий 11 вихідні транзистори слугують для передачі сигнал) зі входу та на вихід схеми відповідно.

