

СЕКЦІЯ IV. ТЕХНІЧНІ НАУКИ ТА ІНФОРМАЦІЙНІ ТЕХНОЛОГІЇ

АРХІТЕКТУРА ARM

Денисюк Алла Василівна

асистент кафедри програмного забезпечення
Вінницький національний технічний університет, Україна

Марущак Артем Володимирович

здобувач вищої освіти факультету
інформаційних технологій та комп'ютерної інженерії
Вінницький національний технічний університет, Україна

Романюк Олександр Никифорович

д-р. техн. наук, професор, завідуючий кафедри програмної інженерії
Вінницький національний технічний університет, Україна

Основними програмно-доступними елементами процесора є набір його регістрів, командна система та механізм обробки переривань [1]. Процесори X86 є представниками CISC-архітектури, яка має складну систему інструкцій. У міру розвитку у процесори вводяться більш потужні команди, що дозволяє зменшити кількість інструкцій, необхідних для вирішення тих же задач. Однак, ці команди стають складними в опрацюванні. Кількість архітектурних регістрів збільшується: з'явилися блоки MMX, HMM, а в 64-розрядних розширеннях добавили 8 додаткових загальних регістрів [1].

Процесор (CPU) – є центральним компонентом комп'ютера, який зчитує з пам'яті та виконує команди, обробляючи при цьому дані та керуючи роботою всього комп'ютера. CPU пов'язаний з іншими пристроями комп'ютера за допомогою шин [2]. Основних шин є три: шина даних, адресна шина та командна шина. Для роботи процесора необхідні регістри даних, керуючі регістри, операційний блок, керуючий блок і система команд, яку процесор розпізнає та виконує [2]. Схему будови процесора зображена на рисунку 1 [3].




Рис. 1. Архітектура процесора

Роботу процесора синхронізує зовнішній генератор імпульсів. Відповідно до цих сигналів відбувається зчитування та виконання команд. Частота процесора визначає швидкість процесора. Однак, це не єдиний параметр для оцінки продуктивності процесора. У перших 8-бітних процесорах тактова частота була ~ 4 МГц. У сучасних процесорах вона вимірюється від 1 до 5 ГГц [4].

Розглянемо основні блоки процесора:

- Блок керування (ControlUnit) декодує команди в мікрооперації та дає іншим частинам процесора відповідні вказівки для виконання команди, відповідає за передачу результатів у пам'ять. При цьому він використовує спеціальні регістри: лічильник команд (Program Counter) і регістр команд (InstructionRegister) [5].

- Операційний блок (ProcessingUnit) містить арифметико-логічний пристрій (ALU - ArithmeticLogicUnit), який виконує обчислювальні дії з зазначеними даними або вирішує логічні операції. Він може комбінувати ці дії та виконувати такі складні операції як множення з плаваючою точкою в відповідному пристрої (FPU - FloatingPointUnit), які неможливо виконати в арифметико-логічному пристрої. Операційний блок використовує спеціальні регістри: регістр стану (StatusRegister) і акумуляторний регістр (AccumulatorRegister) [6].

Регістри з внутрішньою пам'яттю процесора поділяються на [7]:

- Регістри загального користування, які призначені для запам'ятовування даних або операндів при виконанні команд.

- Спеціальні регістри, на які направлено виконання спеціальних функцій при роботі процесора.

Спеціальними є такі регістри [8]:

- Акумуляторний регістр (A – AccumulatorRegister) запам'ятовує проміжні результати обчислень.

- Лічильник команд (PC - Program Counter) містить адресу наступної команди. Він збільшується автоматично з кожним новим циклом. Підпрограми та переривання змінюють цей порядок, записуючи в лічильник команд нове значення.

- Регістр команд (IR - InstructionRegister) містить зчитану з пам'яті команду.

- Регістр стану (SR - StatusRegister) містить даний стан, що показує хід виконання команди.

- Показчик стека (SP - StackPointer) містить адресу наступної вільної комірки стекової пам'яті.

Стекову пам'ять використовують для запам'ятовування станів регістрів. Наприклад, це потрібно при обробці переривання, коли треба запам'ятати вміст регістрів до переривання, щоб відновити їх зміст для продовження роботи після обробки переривання. Стек організований за принципом «останнім зайшов, першим вийшов» (LIFO - LastInFirstOut) [8].

Архітектура ARM і перші мікросхеми з'явилися тридцять років тому завдяки зусиллям британської компанії «AcornComputers» [9]. З моменту появи архітектури ARM і до 2011 року з'явилося сім версій архітектури - до ARMv7 включно. У багатьох версій були різновиди. Незважаючи на всі відмінності, ці версії є 32-розрядними та використовують однаковий з точки зору прикладного програміста набір регістрів загального призначення і функціонально однаковий базовий набір команд [10].

У перших процесорах архітектури ARM використовували 26-розрядні адреси пам'яті, а першою версією з 32-розрядною і одночасно останньою з 26-розрядною стала ARMv3. Всі ці версії до 2010 року практично не використовувалися [11].

Процесор архітектури ARMv4 мав велику популярність. У ній не підтримуються 26-розрядні адреси та до команд обробки слів (32 біта) і ввели команди обробки півслів (16 біт) [12].

У різновиді ARMv4T, вперше був реалізований набір команд Thumb [13]. Команди цього набору функціонально були підмножиною основного набору команд ARM, причому в них були відсутні команди системного призначення. З цієї причини, для всіх наступних архітектур аж до версії 7 неможливо створити ОС або системно-незалежну програму, що використовує тільки систему команд Thumb. Початкові ділянки обробників переривань, а також деякі дії з управління процесором можна виконати тільки за допомогою команд набору ARM. Кожна команда Thumb кодується півсловом (16 біт). Команда ARM завжди займає ціле слово (32 біта) [13].

Крім ARMv4 і ARMv4T, четверта версія архітектури ARM мала ще два різновиди - ARMv4xM і ARMv4TxM, що відрізнялися від перших двох відсутністю команди довгого множення. До початку 2010 року всі ці різновиди, крім ARMv4T, вже втратили актуальність і зникли з ринку.

П'ята версія архітектури- ARMv5, а також її різновид без «довгого» множення ARMv5xM теж вже не використовуються. Від попередньої архітектури вони відрізняються дещо розширеною системою команд. Зокрема, саме в ARMv5 з'явилися перші команди набору ARM, які не мають можливості умовного виконання.

Thumb-різновид ARMv5T відрізняється від ARMv4T наявністю декількох додаткових команд, розширеними можливостями взаємодії ARM- і Thumb-коду [14].

Після появи процесорів сімейства ARMv5T архітектура була знову розширена: з'явилася ціла група команд, які набагато спростили реалізацію алгоритмів цифрової обробки сигналів (DSP-команди). Нове покоління отримало позначення ARMv5T. Деякі ранні реалізації цього сімейства мали лише частину нових команд, цей різновид отримав позначення ARMv5TEXP і вже майже не застосовується [14].

Закінчення розвитку п'ятої версії архітектури стало включення спеціальних засобів, призначених для спрощення реалізації віртуальної машини Java, технологія Jazelle [15]. Такі процесори отримали позначення ARMv5TEJ, стали найпоширенішими для п'ятої версії архітектури [15].

У 2020 році компанія Ampere представила перший у галузі 80-ядерний серверний ARM-процесор на 64-бітній архітектурі Ampere Altra [16].

Фахівці прогнозують, що платформа ARM складе конкуренцію x86 в дата-центрах. За підсумками 2019 року Intel займає перше місце в рейтингу з часткою 95,5% , у AMD - 4,5% [17].

Новий ARM-процесор у тестах потужності SPECrate [18] показав більш високу продуктивність, ніж найкращий 64-ядерний AMD EPYC або 28-ядерний Xeон сімейства Cascade Lake [18].

Головна перевага ARM – енергоефективність, з якою не можуть зрівнятися процесори x86 через особливості архітектури. У 80-ядерного Ampere Altra показник TDP складає 45-210 Вт, тактова частота – 3 ГГц [16].

Ampere вважає, що один потік на ядро замість двох сприяє більш високій безпеці, оскільки таке рішення краще захищає окремі ядра від атак по стороннім каналах Meltdown і Spectre [18].

Процесор призначений для серверних додатків, таких як аналітика даних, штучний інтелект, бази даних, сховища, телекомунікаційні стеки, прикордонні обчислення, веб-хостинг і хмарні додатки. Спеціально для додатків машинного навчання на апаратному рівні реалізована підтримка форматів даних FP16 (числа половинної точності) і INT8 (однобайтне уявлення цілого числа). Є також апаратне прискорення хешування AES і SHA-256 [18].

Мікросхеми виробляються по техпроцесу 7 нм. Перші зразки CPU вже тестуються, а масове виробництво планується почати в другій половині 2020 року [18].

Було багато спроб випустити серверні процесори ARM від різних компаній: Broadcom, Cavium, Marvell, Calxeda, Huawei, Fujitsu, Phytium, Annapurna, Amazon та AppliedMicro, Ampere. Більшість цих спроб виявилися невдалими. У грудні 2019 року Amazon випустила виробничі сервери з 64-ядерними ARM-процесорами Graviton2 і системою на ядрі ARM Neoverse N1. У деяких тестах екземпляри ARM, були набагато кращі порівняно з x86 [20].

Ampere Altra має високі показники по продуктивності та енергоефективності. У стандартний сервер з живленням 12,5 кВт можна помістити близько 3500 процесорних ядер, отримавши економію з розрахунку ват на ядро як показано на рисунку 2 [16].




Рис. 2. Порівняння енергоспоживання процесорів Ampere, AMD та Intel

Висновки. Сучасні процесори архітектури ARM здатні обробляти 8, 16 і 32-розрядні цілі числа, а процесори архітектури ARMv8-A також і 64-розрядні. Потужніші процесори на ARM архітектурі працювати з віртуальною пам'яттю, оскільки мають необхідний для цього пристрій управління пам'яттю (MMU). Все це вказує на те, що процесори ARM можна використовувати не тільки на мобільних пристроях, але і на серверах, а також у настільних комп'ютерах та ноутбуках, що дасть змогу використовувати різні пристрої з більшою енергоефективністю і без втрат у потужності.

Список використаних джерел:

1. Архітектура процесора. Вилучено з http://archcom.ptngu.com/newtema_10.html.
2. Основні характеристики мікропроцесорів. Вилучено з http://web.kpi.kharkov.ua/ea/wp-content/uploads/sites/25/2017/02/Konspekt_lekcij.pdf.
3. Архітектура процесора. Вилучено з https://eoparhiiv.edu.ee/e-kursused/eucip/haldus_vk/image14.png.
4. Класифікація процесорів. Вилучено з <https://sites.google.com/site/strukturnashemapkiprocesori/klasifikacia-ta-priznacenna-procesora>.
5. Алгоритми з розгалуженням. Вилучено з <https://sites.google.com/site/elposibnikzinformatiki/navcalnij-blok/tema-3-algoritmi-z-povtorennam-i-rozgaluzennam/algoritmi-z-rozgaluzennami>.
6. Структура мікропроцесора. Вилучено з https://wiki.tntu.edu.ua_i386.
7. Тарарака, (2018). В. Д. АРХІТЕКТУРА КОМП'ЮТЕРНИХ СИСТЕМ. Житомир.
8. Реєстри процесора. Вилучено з <http://vozom.ho.ua/MP/page32.html>.
9. ARM процесори. Вилучено з <http://moodle.ipo.kpi.ua/moodle/mod/resource/view.php?r=16634>.
10. Історія ARM. Вилучено з <https://xaker.ru/2014/10/04/arm-history/>.
11. Arm Product Backgrounder. Вилучено з <https://web.archive.org/web/20041014143736/http://www.arm.com/miscPDFs/3823.pdf>.
12. Arm Cortex-R4. Вилучено з <https://developer.arm.com/ip-products/processors/cortex-r/cortex-r4>.
13. ARM architecture. Вилучено з https://ru.qwe.wiki/wiki/ARM_architecture.

14. *ARM processors*. Вилучено з <https://web.archive.org/web/20141117060156/http://www.arm.com/files/pdf/ARMCortexA-9Processors.pdf>.
15. *Этап эволюции: переход с 8 на 32-разрядные системы как объективная реальность*. Вилучено з <https://303421.selcdn.ru/soel-upload/clouds/1/iblock/516/516558434b04f98900655216ccc62dfa/200702016.pdf>
16. *Ampere Altra*. Вилучено з <https://amperecomputing.com/altra/>.
17. *AMD gained share against Intel in x86 processor market in Q*. Вилучено з <https://venturebeat.com/2020/02/05/amd-gained-share-against-intel-in-x86-processor-market-in-q4/>.
18. *SpecRate*. Вилучено з <https://www.spec.org/cpu2017/results/cpu2017.html>.
19. *Ampere Altra*. Вилучено з https://amperecomputing.com/wp-content/uploads/2020/03/Altra_PB_v0.60_20200227.pdf.
20. *Эпоха ARM*. Вилучено з <https://habr.com/ru/company/dcmiran/blog/479074/>.

DOI 10.36074/07.08.2020.v1.07

МОНІТОРИНГ ПОВІТРЯНИХ ЛІНІЙ ЕЛЕКТРОПЕРЕДАВАННЯ СУЧАСНИМИ ТЕХНІЧНИМИ ЗАСОБАМИ АЕРОЗЙОМКИ

Зайцев Е.О.

ORCID ID: 0000-0003-3303-471X

д-р. техн. наук, старший науковий співробітник
Інститут електродинаміки Національної академії наук України, Україна

Кучанський В.В.

ORCID ID: 0000-0002-8648-7942

канд. техн. наук, старший науковий співробітник
Інститут електродинаміки Національної академії наук України, Україна

Втрати енергії при передачі через повітряні електромережі досить високі, адже потужність втрачається як на обладнанні, що забезпечує перетворення енергії, так і на протяжних дротяних лініях ЛЕП. Втрати електроенергії в проводах в основному залежать від сили струму, тому при передачі її на значні відстані напругу підвищують за допомогою трансформаторів, у стільки ж разів зменшуючи силу струму, що дозволяє значно знизити втрати при передачі потужності [1-3]. Однак зі збільшенням напруги починають відбуватися розрядні явища, які вносять свій внесок у втрати. Встановлені на вузлових підстанціях керовані шунтувальні реактори та СТАТКОМ застосовуються для перерозподілу електроенергії та дозволяють контролювати потоки енергії, а також зменшувати втрати активної потужності [4-7].

Можна виділити наступні типи втрат в повітряних ЛЕП:

- втрати за рахунок омичного опору проводів;
- втрати на електромагнітне випромінювання;
- втрати при виникненні коронного розряду на проводах і ізоляторах;
- втрати при виникненні резонансних явищ в проводі при неузгодженості навантаження;
- витік струму за рахунок порушення ізоляції;
- витік струму при міжфазних коротких замикань і замиканні на землю.