



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (II) 1485309 A1

(51) 4 G 11 C 27/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1

(21) 4314608/24-24

(22) 08.10.87

(46) 07.06.89. Бюл. № 21

(72) А.Д.Азаров, В.Я.Стейскал,
А.П.Голубев и Л.В.Крупельницкий

(53) 681.327.66(088.8)


(56) Патент США № 3851260,
кл. 328-151, опублик. 1974.

Швецкий Б.И. и др. Измерение, кон-
троль, автоматизация. 1976, № 4,
с.9.

(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙ-
СТВО

2

(57) Изобретение относится к анало-
говой вычислительной технике и может
быть использовано в аналого-цифровых
преобразователях. Цель изобретения -
повышение быстродействия устройства.
Поставленная цель достигается тем,
что ключевой элемент 3 выполнен силь-
ноточным, в результате чего умень-
шаются время выборки и погрешность
прохождения входного сигнала в режиме
хранения на элементе 9 небольшой ем-
кости, а выполнение ключевого эле-
мента 4 слаботочным дает возможность
скомпенсировать погрешность от пере-
ключения элемента 3 после закрывания
последнего. 2 ил.



Фиг. 1

(19) SU (II) 1485309 A1

Изобретение относится к аналого-вой вычислительной технике и может быть использовано в аналого-цифровых преобразователях.

Цель изобретения - повышение быстродействия устройства.

На фиг.1 представлена схема предлагаемого устройства; на фиг.2 - временные диаграммы работы устройства.

Устройство содержит повторитель 1 напряжения, операционный усилитель 2, первый 3 и второй 4 ключевые элементы, выполненные по диодно-мостовой схеме, первый - четвертый источники 5 - 8 тока, накопительный элемент 9 на конденсаторе, управляющие элементы 10 - 13 и ограничительный элемент 14 на диодах, токозадающий элемент 15 и элемент 16 обратной связи на резисторах, блок 17 формирователей 18 - 21 управляющих сигналов.

Устройство работает следующим образом.

В режиме выборки сигналам управления U_1, U_2, U_3, U_4 соответствуют такие уровни ТТЛ, при которых элементы 10 - 13 закрыты и токи текут через элементы 3 и 4, заряжая элемент 9. При этом напряжение на выходе устройства отслеживает напряжение на его входе.

При изменении логических уровней сигналов управления U_1, U_2, U_3, U_4 на противоположные вначале происходит открывание элементов 10 и 11 и закрывание диодов элемента 3, затем через некоторое время t_{d03} происходит открывание элементов 12 и 13 и закрывание диодов элемента 4, при этом устройство переходит в режим хранения.

Выбирая $I_1 = I_2 \gg I_3 = I_4$ можно обеспечить быструю выборку за счет больших токов элемента 3 и малую погрешность переключения за счет малых токов элемента 4, который выключается через время t_{d03} . За время t_{d03} происходит дозаряд элемента 9 током элемента 4, что существенно снижает погрешность переключения, вызванную выключением элемента 3. При этом общее время выборки устройства равно

$$t_{выб} = \frac{U_{вх, макс} \cdot C_{вх}}{I_{вх}} + R_{вх} \cdot C_{вх} \ln \frac{2 \cdot \varphi_t}{\delta U_{вх, макс}}$$

где $U_{вх, макс}$ - максимальное входное

5

15

25

35

40

50

55

напряжение аналогового запоминающего устройства;

- $I_{ка}$ - ток элемента 3;
- $R_{вх}$ - входное сопротивление устройства;
- φ_t - температурный потенциал, равный 25 мВ при $\sim 20^\circ\text{C}$;
- δ - допустимая погрешность выборки устройства.

Выражение описывает два цикла задержки элемента 9: первое слагаемое - линейный заряд, а второе слагаемое - экспоненциальный. Линейный заряд емкости хранения происходит до того времени, пока разность входного и выходного напряжений устройства превышает 60 мВ. Напряжение разбалансировки элемента 3 также превышает 60 мВ, при этом ток, текущий через окно из плеч элемента 3, который заряжает элемент 9, будет больше $0,8 I_{ка}$, и до момента, когда $U_{разб}$ станет равным 60 мВ, выходное напряжение изменяется с постоянной скоростью. При дальнейшем уменьшении напряжения разбалансировки элемента 3 ток заряда элемента 9 уменьшается по экспоненциальному закону.


Выполнение элемента 4 слаботочным дает возможность скомпенсировать погрешность от переключения элемента 3 после закрытия последнего.

Формула изобретения

Аналоговое запоминающее устройство, содержащее повторитель напряжения, операционный усилитель, первый и второй формирователи управляющих сигналов, первый и второй источники тока, первый и второй управляющие элементы, и ограничительный элемент на диодах, токозадающий элемент и элемент обратной связи на резисторах, первый ключевой элемент, выполненный по диодно-мостовой схеме, накопительный элемент на конденсаторе, первый вывод которого подключен к информационному выходу первого ключевого элемента и инвертирующему входу операционного усилителя, а второй - к первому выводу резистора элемента обратной связи и выходу операционного усилителя и является информационным выходом устройства, неинвертирующий вход операционного усилителя

подключен к шине нулевого потенциала устройства, второй вывод резистора элемента обратной связи подключен к выходу ограничительного элемента, входу повторителя напряжения и первому выводу резистора токозадающего элемента, второй вывод которого является информационным входом устройства, выход повторителя напряжения подключен к информационному входу первого ключевого элемента, первый управляющий вход которого подключен к выходу первого источника тока и аноду диода первого управляющего элемента, катод которого подключен к выходу первого формирователя управляющих сигналов, вход которого является первым управляющим входом устройства, второй управляющий вход первого ключевого элемента подключен к выходу второго источника тока и катоду диода второго управляющего элемента, анод которого подключен к выходу второго формирователя управляющих сигналов, вход которого является вторым управляющим входом устройства, отличающееся тем, что, с

целью повышения быстродействия устройства, в него введены третий и четвертый источники тока, третий и четвертый управляющие элементы на диодах, третий и четвертый формирователи управляющих сигналов, второй ключевой элемент, выполненный по одноМостовой схеме, информационные вход и выход которого подключены соответственно к выходу повторителя напряжения и инвертирующему входу операционного усилителя, анод диода третьего управляющего элемента подключен к выходу третьего источника тока и первому управляющему входу второго ключевого элемента, второй управляющий вход которого подключен к выходу четвертого источника тока и катоду диода четвертого управляющего элемента, катод диода третьего и анод диода четвертого управляющих элементов подключены соответственно к выходам третьего и четвертого формирователей управляющих сигналов, входы которых являются соответственно третьим и четвертым управляющими входами устройства.



Фиг. 2

$U_{брж}$ - погрешность переключения при выключении сильноточного МДР
 $U_{вых}$ - погрешность переключения при выключении слаботочечного МДР

Составитель А. Ершова
 Редактор Г. Волкова Техред М. Ходанич Корректор И. Муска

Заказ 3041/51

Тираж 558

Подписьное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101