



СОЮЗ СОВЕТСКИХ  
СОЦИАЛИСТИЧЕСКИХ  
РЕСПУБЛИК

(19) SU (II) 1513619 A1

60 4 Н 03 М 1/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ  
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ  
ПРИ ГННТ СССР

## ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1  
(21) 4257835/24-24

(22) 07.05.87

(46) 07.10.89. Бюл. № 37

(71) Специальное конструкторско-техническое бюро "Модуль" Винницкого политехнического института и Винницкий политехнический институт

(72) А.П.Стахов, А.Д.Азаров, В.И.Моисеев, В.П.Марценюк, В.Я.Стейскал, Ю.П.Орлович, В.В.Лысюк, Т.Н.Васильева и А.Е.Рафалюк

(53) 681.325 (088.8)


(56) Авторское свидетельство СССР № 1027815, кл. Н 03 М 1/26, 1981.

Авторское свидетельство СССР № 1216827, кл. Н 03 М 1/26, 1984.

2

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

(57) Изобретение относится к цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые и цифровых в аналоговые. Цель изобретения - повышение точности, быстродействия и расширение функциональных возможностей за счет дополнительного режима цифроаналогового преобразования. Аналогово-цифровой преобразователь (АЦП) содержит входную аналоговую шину 1, блок 2 опорных напряжений, первый 3, второй 4 и третий 5 аналоговые коммутаторы, операционный усилитель 6,



Фиг.1

выходную аналоговую шину 7, четвертый аналоговый коммутатор 8, масштабирующий элемент 9, выполненный на резисторе, блок 10 выборки-хранения, пятый аналоговый коммутатор 11, блок 12 сравнения токов, дополнительный преобразователь 13 код - ток, основной преобразователь 14 код - ток, первый регистр 15 сдвига, регистр 16, второй регистр 17 сдвига, блок 18 элементов ИЛИ, регистр 19 последовательного приближения, блок 20 управления, вычислительный блок 21, шину 22 "Запись", входную цифровую шину 23, выходную циф-

ровую шину 24, шину 25 "Режим преобразования", шину 26 "Контроль", шину 27 "Пуск", шину 28 "Окончание преобразования". Повышение точности преобразования обеспечивается за счет самокоррекции аддитивной и мультиплексной погрешностей. Быстродействие повышается за счет сокращения общего времени аналого-цифрового преобразования путем совмещения во времени операции выборки и начала кодирования входной величины без ухудшения точностных характеристик. 1 з.п.ф-лы, 4 ил.

Изобретение относится к цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые и цифровых аналоговые.

Цель изобретения - повышение точности, быстродействия и расширение функциональных возможностей за счет дополнительного режима цифроаналогового преобразования.

На фиг.1 приведена функциональная схема аналого-цифрового преобразователя (АЦП); на фиг.2 - функциональная схема вычислительного блока; на фиг.3 и 4 - алгоритм работы АЦП.

АЦП (фиг.1) содержит входную аналоговую шину 1, блок 2 опорных напряжений, первый 3, второй 4 и третий 5 аналоговые коммутаторы, операционный усилитель 6, выходную аналоговую шину 7, четвертый аналоговый коммутатор 8, масштабирующий элемент 9, выполненный на резисторе, блок 10 выборки-хранения, пятый аналоговый коммутатор 11, блок 12 сравнения токов, дополнительный преобразователь 13 код - ток, основной преобразователь 14 код - ток, первый регистр 15 сдвига, регистр 16, второй регистр 17 сдвига, блок 18 элементов ИЛИ, регистр 19 последовательного приближения, блок 20 управления, вычислительный блок 21, шину "Запись" 22, входную цифровую шину 23, выходную цифровую шину 24, шину "Режим преобразования" 25, шину "Контроль" 26, шину "Пуск" 27 и шину "Окончание преобразования" 28.

Вычислительный блок 21 (фиг.2) содержит входной регистр 29, цифровой

коммутатор 30, арифметико-логическое устройство 31, регистр-аккумулятор 32, выходной регистр 33 и блок 34 памяти.

Особенностью АЦП является использование избыточных измерительных кодов (ИИК), поэтому основной преобразователь 14 код - ток должен быть выполнен на основе ИИК. Блок 2 опорных напряжений формирует два опорных напряжения: отрицательное  $A_{op}^{A\text{Ц}P}$  на первом выходе и положительное  $A_{op}^{Ц\text{А}P}$  на втором выходе. Необходимость формирования  $A_{op}^{A\text{Ц}P}$  вызвана тем, что в качестве блока 10 выборки-хранения следует использовать прецизионное устройство интегрирующего типа, охваченное отрицательной обратной связью, которая делает его инвертирующим.

Разряды основного преобразователя 14 код - ток разбиваются на две группы: группу из  $m$  "неточных" (старших) разрядов и группу из  $(n-m)$  "точных" (младших) разрядов.

На этапе изготовления устройства в блок 34 памяти заносятся коды, соответствующие весам младших разрядов, а также коды  $K_{op}^{A\text{Ц}P}$  и  $K_{op}^{Ц\text{А}P}$ , соответствующие опорным напряжениям  $A_{op}^{A\text{Ц}P}$  и  $A_{op}^{Ц\text{А}P}$  блока опорных напряжений.

Преобразователь функционирует в трех режимах: А-Ц преобразования, Ц-А преобразования и проверки (алгоритм работы приведен на фиг.3 и 4).

Режим проверки включает контроль линейности, контроль нуля ЦАП, контроль нуля АЦП, контроль масштаба ЦАП, контроль масштаба АЦП.

В контроле линейности, как и в известном преобразователе, определяются коды отклонений весов группы старших разрядов основного преобразователя 14 код - ток от требуемых значений. Для этого с помощью коммутатора 5 к выводу резистора 9 подключается шина нулевого потенциала. Дополнительный преобразователь 13 код - ток формирует вспомогательную аналоговую величину  $A_B$ . Число ступеней  $A_B$  соответствует числу проверяемых разрядов основного преобразователя 14 код - ток. Каждое значение аналоговой величины  $A_B$ , дважды уравновешивается методом поразрядного кодирования разрядами основного преобразователя 14 код - ток, один раз с запретом включения попарного разряда, другой раз - без запрета. При этом результаты каждого из двух кодирований  $K_{\ell_1}$  и  $K_{\ell_2}$  1-го разряда формируются в регистре 19 последовательного приближения. По мере формирования кода  $K_{\ell_1}$  производится формирование его двоичного эквивалента  $K'_{\ell_1}$  при помощи вычислительного блока 21 по формуле

$$K'_{\ell_1} = \sum_{j=1}^{l-1} a_j N_j, \quad (1)$$

где  $a_j$  - цифра  $j$ -го разряда кода  $K_{\ell_1}$  первого результата уравновешивания;  $N_j$  - двоичный эквивалент  $j$ -го разряда.

Для кода  $K_{\ell_2}$  также формируется его двоичный эквивалент по формуле

$$K'_{\ell_2} = K_{\ell_2} - \sum_{j=1}^l a_j'' N_j, \quad (2)$$

где  $a_j''$  - цифра  $j$ -го разряда кода  $K_{\ell_2}$ .

Коды  $K_{\ell_1}$  и  $K_{\ell_2}$  формируются в регистре-аккумуляторе 32. Так как в выражении (2) коды  $N_j$  равны нулю при  $j = n-m+1$  (содержимое блока 34 памяти нулевое), то код  $K_{\ell_2}$  равен коду реального веса 1-го разряда ( $K_{\ell_2} = K''_{\ell_2}$ ) и записывается в блок 34 памяти.

Аналогичным образом производится определение кодов реальных весов остальных "неточных" разрядов с учетом ранее определенных кодов  $K_{\ell_2}$ . Аддитивная погрешность блока 12 сравнения токов, используемого при кодировании, исключается при вычитании кодов, соответствующих двум кодированиям.

Контроль линейности заканчивается записью в блок 34 памяти кодов реальных весов всех "неточных" разрядов.

При дальнейшей работе устройства в режиме проверки, в отличие от известного преобразователя, происходит определение аддитивной и мультипликативной погрешностей А-Ц и Ц-А преобразования.

Важным является то, что длительность такта кодирования в режиме проверки и в режиме непосредственного А-Ц преобразования одинакова, благодаря этому некоторые основные погрешности блока выборки-хранения (скакка и спад) приобретают аддитивный характер, т.е. перестают зависеть от величины запоминания сигнала. Это позволяет их определить и в дальнейшем исключить из результата А-Ц преобразования.

20 В контроле нуля АЦП шина нулевого потенциала подсоединенена к входу блока 10 выборки-хранения и производится уравновешивание сигнала  $A_{Bx}=0$  компенсирующим сигналом  $A_K$  основного преобразователя 14 код - ток. При этом в регистре 19 последовательного приближения формируется код результата уравновешивания, а в регистре-аккумуляторе 32 формируется двоичный эквивалент этого кода  $K_o^{A_{CIP}}$ :

$$K_o^{A_{CIP}} = \sum_{j=1}^n a_{oj} N_j, \quad (3)$$

где  $a_{oj}$  - цифра  $j$ -го разряда кода результата уравновешивания при кодировании нуля АЦП.

35 При этом в код нуля  $K_o^{A_{CIP}}$  войдут аддитивные погрешности блока 10 выборки-хранения и блока 12 сравнения токов. Контроль нуля АЦП заканчивается записью в блок 34 памяти кода  $K_o^{A_{CIP}}$ . При контроле нуля ЦАП переключается коммутатор 5, подсоединяя шину нулевого потенциала к выводу резистора 9, и аналогично выполнению контроля нуля АЦП производится определение кода нуля  $K_o^{A_{CIP}}$  по формуле

$$K_o^{A_{CIP}} = \sum_{j=1}^n a_{oj}' N_j, \quad (4)$$

где  $a_{oj}'$  - цифра  $j$ -го разряда кода результата уравновешивания при кодировании нуля ЦАП.

50 При этом  $K_o^{A_{CIP}}$  содержит аддитивную погрешность только блока сравнения токов. Заканчивается режим контроля нуля ЦАП записью в блок 34 памяти кода  $K_o^{A_{CIP}}$ .

В контроле масштаба АЦП переключаются коммутаторы 3 и 4, подсоединяя сигнал  $A_{on}$  к входу блока 10 выбор-

ки-хранения. Далее производится уравновешивание сигнала  $A_{\text{op}}$  компенсирующим сигналом  $A_{ki}$ . По мере формирования кода результата уравновешивания в регистре 19 последовательного приближения в регистре-аккумуляторе 32 формируется код масштаба  $K_m^{\text{AIP}}$  по формуле

$$K_m^{\text{AIP}} = \sum_{j=1}^n a_m^j N_j - K_o^{\text{AIP}}, \quad (5)$$

где  $a_m^j$  - цифра  $j$ -го разряда кода результата уравновешивания.

Так как код  $K_m^{\text{AIP}}$  содержит код  $K_o^{\text{AIP}}$ , то код  $K_o^{\text{AIP}}$  исключается из кода масштаба путем вычитания. Далее в вычислительном блоке 21 происходит деление кода  $K_o^{\text{AIP}}$  на код  $K_m^{\text{AIP}}$ . В результате деления формируется код масштабного коэффициента  $k^{\text{AIP}}$ , на который перемножаются все коды реальных весов "неточных" разрядов, определенные при контроле линейности и хранящиеся в блоке 34 памяти. При этом в регистре-аккумуляторе 32 формируются коды реальных весов "неточных" разрядов  $K_{pe}^{\text{AIP}}$  с учетом наклона кодирующей характеристики (погрешности масштаба) по формуле

$$K_{pe}^{\text{AIP}} = K_{pe} \frac{K_{op}^{\text{AIP}}}{K_m^{\text{AIP}}}. \quad (6)$$

Контроль масштаба ЦАП заканчивается записью в блок 34 памяти всех кодов  $K_{pe}^{\text{AIP}}$ , где они хранятся до проведения следующего цикла проверки.

В контроле масштаба ЦАП переключаются коммутаторы 4 и 5, подсоединяя сигнал  $A_{\text{op}}$  к выводу резистора 9. Производится уравновешивание сигнала  $A_{\text{op}}$  компенсирующим сигналом  $A_{ki}$ . Аналогично контролю масштаба ЦАП формируется код масштаба  $K_m^{\text{AIP}}$ . Затем в регистре-аккумуляторе 32 формируются коды реальных весов "неточных" разрядов  $K_{pe}^{\text{AIP}}$  с учетом погрешности масштаба ЦАП по формуле

$$K_{pe}^{\text{AIP}} = K_{pe} \frac{K_{op}^{\text{AIP}}}{K_m^{\text{AIP}}}. \quad (7)$$

Контроль масштаба ЦАП заканчивается записью в блок 34 памяти всех кодов  $K_{pe}^{\text{AIP}}$ , где они хранятся до проведения нового цикла проверки.

Таким образом, режим прописки закончен.

В режиме непосредственного А-Ц преобразования переключается коммутатор 4, подсоединяя шину "Вход" АЦП к входу блока 10 выборки-хранения. Осуществляется выборка входного аналогового сигнала  $A_{bx}$  и его хранение в блоке 10 выборки-хранения с последующим преобразованием в рабочий код  $K_{\text{раб}}$  методом поразрядного кодирования.

Для исключения ошибок кодирования типа "неправильное включение" разрядов используется дополнительный аналоговый сигнал  $A_g$ . Так как на любом 1-м такте

$$A_g(t_\ell) = \frac{\alpha^{-1}}{2} Q_\ell \quad (8)$$

и меньше веса  $Q_\ell$ , то для физической реализации сигнала  $A_g(t_\ell)$  можно воспользоваться младшими разрядами основного преобразователя 14 код-ток. Данное обстоятельство позволяет без дополнительных затрат аналогового оборудования при введении блока 18 элементов ИЛИ сдвигового регистра 17 и регистра 16 осуществлять формирование и управление сигнала  $A_g$ . Причем для изменения значений  $A_g(t_\ell)$  при функционировании преобразователя осуществляется потактный сдвиг содержащего сдвигового регистра 17, что приводит к уменьшению (с каждым тактом) кодового эквивалента  $K_{g\ell}$  в  $\alpha$  раз и соответствующему уменьшению сигнала  $A_g(t_\ell)$  по сравнению со значением  $A_g(t_{\ell-1})$ .

Параллельно формированию кода  $K_{\text{раб}}$  в вычислительном блоке 21 происходит формирование выходного двоичного кода с учетом кода реальных весов и кода  $K_o^{\text{AIP}}$ , полученных в режиме проверки. Скорректированный выходной код вычисляется по формуле

$$K_{\text{вых}} = \sum_{j=1}^n a_j N_j + K_o^{\text{AIP}}. \quad (9)$$

Затем по переднему фронту управляющего сигнала код  $K_{\text{вых}}$  переписывается в выходной регистр 33, а по заднему фронту того же сигнала код  $K_{\text{вых}}$  можно считывать с выходной цифровой шины 24.

На этом непосредственное А-Ц преобразование заканчивается.

В режиме непосредственного Ц-А преобразования переключаются коммутаторы 8 и 11 и осуществляется преобразование входного двоичного кода в рабочий код путем последовательного сравнения входного кода с кодами  $K_{\text{раб}}^{\text{Ц-А}}$ , начиная с кода старшего веса. Затем код  $K_{\text{раб}}$  с помощью блоков 19, 16, 14, 6 и 9 преобразуется в выходное напряжение и непосредственное Ц-А преобразование заканчивается.

Функционирование преобразователя в режиме А-Ц и Ц-А преобразования периодически прерывается режимами проверки. Частота проведения режима проверки определяется скоростью изменения реальных весов корректируемых разрядов и зависит от стабильности параметров аналоговых узлов и от изменения внешних условий.

#### Ф о р м у л а и з о б р е т е н и я


1. Аналогово-цифровой преобразователь, содержащий основной преобразователь код - ток, первый аналоговый коммутатор, первый информационный вход которого является входной аналоговой шиной, управляющий вход подключен к первому выходу блока управления, первый, второй и третий входы которого являются соответственно шинами "Режим преобразования", "Контроль", "Пуск", четвертый вход подключен к выходу блока сравнения токов, второй и третий выходы подключены соответственно к тактовому и информационному входам регистра последовательного приближения, выходы с четвертого по восьмой подключены к входам вычислительного блока соответственно с первого по пятый, первые выходы которого являются выходной цифровой шиной, шестые входы подключены к соответствующим девятым выходам блока управления, десятый и одиннадцатый выходы которого подключены соответственно к входам записи и сдвига первого регистра сдвига, выходы которого подключены к входам дополнительного преобразователя код - ток, отличающейся тем, что, с целью повышения точности, быстродействия и расширения функциональных возможностей на счет обеспечения дополнительной функции цифроаналогового преобразования, введены второй, третий, четвертый и пятый

аналоговые коммутаторы, блок выборки-хранения, операционный усилитель, масштабирующий элемент, выполненный на резисторе, блок элементов ИШИ, второй регистр сдвига, регистр-блок опорных напряжений, первый выход которого подключен к второму информационному входу первого аналогового ключа, выход которого подключен к первому информационному входу второго аналогового коммутатора, управляющий вход которого подключен к двенадцатому выходу блока управления, второй и третий информационные входы объединены и подключены к общей шине, четвертый информационный вход подключен к второму выходу блока опорных напряжений, первый и второй выходы подключены соответственно к первому информационному входу третьего аналогового коммутатора и к информационному входу блока выборки-хранения, управляющий вход которого подключен к тринацатому выходу блока управления, выход подключен к второму информационному входу третьего аналогового коммутатора, управляющий вход которого подключен к четырнадцатому выходу блока управления, выход подключен к первому информационному входу четвертого аналогового коммутатора, второй информационный вход которого объединен с входом операционного усилителя и подключен к первому выходу пятого аналогового коммутатора, третий информационный вход подключен к выходу операционного усилителя и является выходной аналоговой шиной, четвертый информационный вход объединен с информационным входом блоков сравнения токов и подключен к второму выходу пятого аналогового коммутатора, первый и второй выходы подключены к соответствующим выводам резистора, управляющий вход подключен к пятинацатому выходу блока управления, шестнадцатый выход которого подключен к управляющему входу блока сравнения токов, семнадцатый выход подключен к управляющему входу пятого аналогового коммутатора, информационный выход которого подключен к выходам дополнительного и основного преобразователей код - ток, п входов последнего из которых подключены к соответствующим выходам регистра, тактовый вход которого подключен к восемнадцатому выходу блока управления,


первый и второй информационные входы подключены к выходам соответствующих разрядов регистра последовательного приближения, выход окончания преобразования которого подключен к пятому входу блока управления, выходы разрядов с третьего по п-й подключены к соответствующим первым входам блока элемента ИЛИ, выходы которого подключены к соответствующим информационным входам регистра с третьего по п-й, вторые входы подключены к соответствующим выходам второго регистра сдвига, выходы записи и сдвига которого подключены соответственно к двенадцатому и двадцатому выходам блока управления, шестой вход которого подключен к второму выходу вычислительного блока, двадцать первый и двадцать второй выходы подключены соответственно к седьмому и восьмому входам вычислительного блока, двадцать третий выход является выходной шиной "Окончание преобразования" и подключен к девятому входу вычислительного блока, десятые входы которого являются входной цифровой шиной, одинадцатый вход является шиной "Запись".

2. Преобразователь по п.1, отличающийся тем, что вычислительный блок выполнен на блоке памяти, цифровом коммутаторе, арифметико-логическом устройстве, регистре-аккумуляторе, выходном регистре и


входном регистре, информационные входы которого являются десятыми выходами блока, вход записи является одиннадцатым входом блока, выходы подключены к соответствующим первым информационным входам цифрового коммутатора, вторые информационные входы которого подключены к соответствующим выходам блока памяти, адресные входы которого являются шестыми выходами блока, вход записи-считывания является первым входом блока, управляющий вход цифрового коммутатора является вторым входом блока, выходы подключены к первым информационным входам арифметико-логического устройства, вход режима работы которого является третьим входом блока, выход переноса является вторым выходом блока, информационные выходы подключены к соответствующим информационным входам регистра-аккумулятора, вход обнуления которого является четвертым входом блока, тактовый вход является пятым входом блока, первый и второй входы режима работы являются соответственно восьмым и седьмым входами блока, выходы подключены к соответствующим информационным входам блока памяти, вторым информационным входам арифметико-логического устройства и информационным входам выходного регистра, вход записи которого является девятым входом блока, выходы являются первыми выходами блока.



Фиг.2



Фиг. 3



Составитель В.Першиков  
Техред М.Моргентал Корректор О.Кравцова

Редактор Н.Тупица

Заказ 6100/57

Заказ № 66, 57  
вНИИПи Государ

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101