Показати скорочену інформацію

dc.contributor.authorМартинюк, Тетяна Борисівнаuk
dc.contributor.authorВласійчук, Валентина Валеріївнаuk
dc.contributor.authorБеспалов, Денис Сергійовичuk
dc.contributor.authorХіллес, Шадіuk
dc.contributor.authorМартынюк, Татьяна Борисовнаru
dc.contributor.authorMartyniuk, Tetiana Borysivnaen
dc.date.accessioned2018-06-04T11:29:37Z
dc.date.available2018-06-04T11:29:37Z
dc.date.issued2004-05-17
dc.identifier66625 A
dc.identifier.citationПат. 66625 A UA, МПК G06F 7/556 . Оптоелектронний пристрій віднімання десяткових чисел [Текст] / Т. Б. Мартинюк, В. В. Власійчук, Д. С. Беспалов, Х. Шаді (Україна). – № 2003087540 ; заявл. 11.08.2003 ; опубл. 17.05.2004, Бюл. № 5. - 6 с. : кресл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua//handle/123456789/21590
dc.description.abstractОптоелектронний пристрій віднімання десяткових чисел містить два оптоелектронні регістри, два елементи АБО-НІ, чотири елементи І і два елементи НІ. Кожна розрядна комірка оптоелектронних регістрів містить оптоелектронний квантуючий модуль. Він містить RS-тригер і елемент АБО, входи дозволу відповідно запису і зчитування пристрою, настановний вхід, вхід запуску і шину тактових імпульсів пристрою. В кожній розрядній комірці обох оптоелектронних регістрів другий електричний вхід оптоелектронного квантуючого модуля є інформаційним входом запису відповідної розрядної комірки.uk
dc.description.abstractПредлагаемое оптоэлектронное устройство для вычитания десятичных чисел содержит два регистра на оптоэлектронных элементах, два логических элемента ИЛИ-НЕ, четыре логических элемента И и два логических элемента НЕ. Каждая разрядная ячейка регистра содержит RS-триггер и логический элемент ИЛИ, и имеет входы для сигналов разрешения записи и считывания данных, вход для установки схемы в исходное состояние и вход для сигнала запуска.ru
dc.description.abstractThe proposed optoelectronic unit for subtracting decimal numbers contains two optoelectronic registers, two NOR logic elements, four AND logic elements, and two NOT logic elements. Each bit cell of the register contains an RS-trigger and an AND logic element, and has inputs for data writing and reading signals, a reset signal input, and a start signal input.en
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectG06F 7/556
dc.subjectобчислювальна технікаuk
dc.subjectвіднімання десяткових чиселuk
dc.subjectлогіко-часові середовищаuk
dc.titleОптоелектронний пристрій віднімання десяткових чиселuk
dc.title.alternativeOptoelectronic unit for subtracting decimal numbersen
dc.title.alternativeОптоэлектронное устройство для вычитания десятичных чиселru
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію