

ПЕРСПЕКТИВНІ ПРОЕКТИ АПАРАТНОЇ РЕАЛІЗАЦІЇ НЕЙРОКОМП'ЮТЕРІВ

Колесницький Олег

Вінницький національний технічний університет

Анотація

У доповіді проведено аналітичний огляд сучасних проектів з апаратної реалізації нейрокомп'ютерів. Виділено їх головні недоліки та запропоновано варіант апаратної реалізації оптоелектронного нейрокомп'ютера, вільний від цих недоліків завдяки використанню оптичних сигналів та організації навчання за допомогою апаратних засобів. Оцінено основні технічні параметри запропонованого нейрокомп'ютера.

Abstract

The analytic overview of current projects on neurocomputer hardware implementation is conducted in the report. There major disadvantages are highlighted. The variant of optoelectronic neurocomputer hardware implementation is proposed. It is free of these disadvantages by using optical signals and the organization of learning through hardware. The main technical parameters of the proposed neurocomputer are estimated.

Вступ

Сьогодні на питання «Які засоби краще розв'язують важкоформалізовані і неформалізовані задачі?» відповідь очевидна – нейрокомп'ютери. Нейрокомп'ютер – це інформаційна система, основним процесорним ядром якої є штучна нейронна мережа (на відміну від мікропроцесора), а основним принципом функціонування є навчання на прикладах (на відміну від програмування) [1]. Більшість сучасних нейрокомп'ютерних засобів існують у вигляді програмних або програмно-апаратних реалізацій, але загальновідомим є той факт, що максимум переваг від застосування нейрокомп'ютерів можна отримати саме при їх апаратній реалізації [2,3]. На сьогодні, на жаль, не створено ефективної апаратної реалізації нейрокомп'ютера. Ефективною вважається така апаратна реалізація нейрокомп'ютера, яка містить максимально можливу кількість нейронів (в ідеалі – близьку до кількості нейронів у мозку людини: 5×10^{10}) і при цьому займає мінімальний об'єм і споживає мінімум енергії. В останні роки спостерігається впевнений перехід від традиційних нейронних мереж [4,5] на основі бінарних та аналогових нейронів з потенційними сигналами до так званих спайкових нейромереж з імпульсними сигналами [6]. Спайкові нейромережі є більш подібними до своїх біологічних прототипів, а тому мають більші потенційні можливості в досягненні адекватного відтворення інтелектуальних функцій мозку. Реалізація подібних мозку нейрокомп'ютерів дозволить вирішити 2 взаємно пов'язані задачі: 1) створення «розумних» комп'ютерів для виконання складних когнітивних неформалізованих завдань; 2) розкриття таємниць роботи мозку шляхом його зворотного конструювання технічними засобами. Найближчою стратегічною метою є розробка нейроморфних ядер (чипів апаратних нейромереж), які зацікавлені дослідники зможуть використовувати для перевірки своїх власних гіпотез і теорій щодо принципів роботи кори мозку і для побудови на їх основі різноманітних нейрокомп'ютерних засобів для практичних застосувань.

Огляд відомих проектів з апаратної реалізації нейрокомп'ютерів

Порівняння проектів з апаратної реалізації нейрокомп'ютерів представлено у табл. 1.

Таблиця 1 – Порівняння проектів з апаратної реалізації нейрокомп'ютерів

	SpiNNaker	SyNAPSE (DARPA)	Neurogrid	BrainScaleS	Запропонова_на система
Елементна база	Мікропроцесори	Цифрові НВІС	Аналогові НВІС	Аналогові НВІС	Оптоелектроніка, НВІС
Нейронів на чип	20000	256	65536 (256x256)	512	3000*
	зв'язність нейронів не обмежена		К-ть нейронів велика, але їх зв'язність обмежена	зв'язність нейронів не обмежена	
	немає фізично окремих нейронів	є фізично відокремлені нейрони			
	немає безпосереднього зв'язку між нейронами				є безпосередній зв'язок між нейронами
Розмір чипа	19x19 мм ² (в корп.)	4,2 мм ²	11,9x13,9 мм ²	5x10 мм ²	30x30 мм ² *
	Чип встановлюється в корпус, а корпус – на плату з додатковими обслуговуючими електронними схемами. Тому розміри системи в цілому великі				Плата з додатковими електронними схемами не потрібна. Тому розміри системи відносно чипа не збільшуються
К-ть нейронів на сьогодні	1 млн (950 тис)	1 млн	1 млн	200 000	1 млн*
	необхідність синхронізації				асинхронна система
К-ть синапсів на 1 нейрон	Комунікаційний контролер	1280 синапсів. синапси бінарні	6000	256	3000*
	синапси цифрові	синапси бінарні	синапси неперервнозначні		
Продуктивність	10 ⁹ імп/сек	10 ⁹ імп/сек	9,1x10 ⁷ імп/сек	10 ¹¹ імп/сек	(0,2...1)x10 ¹¹ *
Споживана потужність на 1 нейрон	1 мВт	0,5 мВт (45pJ/spike)	3,1 мкВт	5 мВт	10..20 мкВт*
	навчання здійснюється за допомогою цифрового комп'ютера				on-chip навчання

Оптоелектронна реалізація нейрокомп'ютера

У доповіді запропонована оптоелектронної реалізація нейрокомп'ютера, виконана у гібридному вигляді, тобто поєднує оптичні двовимірні просторово-неперервні структури і електронні (НВІС) компоненти. Даний нейрокомп'ютер можна виготовити у вигляді «сандвіч-структури». Так, оптична двовимірна просторово-неперервна структура являє собою шар рідких кристалів, що знаходиться між скляними пластинами. Між цими ж пластинами поруч з шаром рідких кристалів можна розташувати транспарант Т у вигляді фотопластинки. До цієї твердої конструкції з од-ного боку «приклеюється» матриця лазерів, на яку за технологією гібридних ІС встановлено напівпровідниковий чип з лінійкою вхідних нейронів. З іншого боку до цієї твердої конструкції «приклеюється» підкладка з масивом смугових фотодіодів, на якій також встановлено: напівпровідниковий чип з інтернейронами та вихідними нейронами.

Таким чином, на сьогоднішній день є реальним виготовлення апаратних реалізацій нейрокомп'ютера з кількістю нейронів близько 3000. Причому це будуть модулі, які можна каскадувати за допомогою оптичних засобів і отримувати нейрокомп'ютери з більшою кількістю елементів.

Порівняння параметрів запропонованої реалізації нейрокомп'ютера з відомими наведено у табл. 1, звідки видно, що запропонована реалізація майже по всім кількісним параметрам не поступається відомим, а по більшості якісних показників (зв'язність, окремі нейрони, асинхронність, on-chip навчання і т.п.) навіть переважає їх.

Висновки

У результаті аналітичного огляду сучасних проектів з апаратної реалізації нейрокомп'ютерів було з'ясовано, що на сьогодні вони всі використовують технологію електронних надвеликих інтегральних схем (НВІС), яка є добре розвинутою і апробованою, а тому зручною. Деякі проекти використовують як елементну базу мікропроцесори, деякі – цифрові НВІС, деякі – аналогові НВІС. Було виділено 2 головних недоліки всіх проектів: 1) відсутність безпосередніх зв'язків між нейронами, оскільки технологічно неможливе створення великої кількості електричних ліній зв'язку в площині напівпровідникового кристалу (безпосередні зв'язки замінюються організацією штучних програмованих чи спеціально кодованих протоколів обміну між групами нейронів, які дозволяють зменшити кількість електричних ліній зв'язку в площині напівпровідникового кристалу, але втрачається відповідність принципам роботи біологічного мозку); 2) навчання нейронних мереж відбувається за допомогою цифрових комп'ютерів та спеціального програмного забезпечення, а не за допомогою власних непрограмних механізмів і засобів, не пов'язаних з обчисленнями.

Запропонований в доповіді варіант апаратної реалізації оптоелектронного нейрокомп'ютера вільний від цих недоліків. Перший недолік усунуто завдяки використанню оптичних сигналів для організації зв'язків між нейронами, оскільки світлові промені не вимагають ізоляції між сигнальними шляхами, можуть проходити один через інший без взаємного впливу, можуть розташовуватись у трьох вимірах та працювати одночасно, забезпечуючи величезний темп передачі даних. Другий недолік виправлено завдяки організації навчання запропонованого нейрокомп'ютера за допомогою апаратних засобів без використання обчислювальних процедур, причому також існує здатність нейрокомп'ютера донавчатись і перенавчатись (адаптивність).

Список використаних джерел:

1. Колесницький О. К. Принципи побудови архітектури спайкових нейрокомп'ютерів / О. К. Колесницький // Вісник Вінницького політехнічного інституту. – Вінниця: УНІВЕРСУМ-Вінниця. – 2014. – №4 (115), С.70-78.
2. Kolesnytskyj O. K. Optoelectronic Implementation of Pulsed Neurons and Neural Networks Using Bispin-Devices / O. K. Kolesnytskyj, I. V. Bokotsey, S. S. Yaremchuk // Optical Memory & Neural Networks (Information Optics). – 2010. – Vol.19. – №2. – P.154–165. – ISSN 1060-992X.
3. Колесницький О. К. Компактна оптоелектронна реалізація імпульсної нейронної мережі / О. К. Колесницький, І. В. Бокоцей // Оптико-електронні інформаційно-енергетичні технології. – 2010. – №2. – С.54-62.
4. Савчук Т. О. Ідентифікація проблемних ситуацій та їх станів у складних технічних системах з використанням модифікованого алгоритму Форел / Т. О. Савчук, С. І. Петришин // Вісник Національного університету «Львівська політехніка». – 2014. – № 783 : Інформаційні системи та мережі. – С. 187–193. – Бібліографія: 5 назв.
5. Савчук Т. О. Використання ієрархічних методів кластеризації для аналізу надзвичайних ситуацій на залізничному транспорті / Т. О. Савчук, С. І. Петришин // Вимірювальна та обчислювальна техніка в технологічних процесах. – 2009. – № 1 : – С. 193–198. – Бібліографія: 10 назв.
6. Колесницький О. К. Принципи побудови архітектури спайкових нейрокомп'ютерів / О. К. Колесницький // Вісник Вінницького політехнічного інституту. – Вінниця: УНІВЕРСУМ-Вінниця. – 2014. – №4 (115), С.70-78.