



ДЕРЖАВНА СЛУЖБА
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ
УКРАЇНИ

УКРАЇНА

(19) **UA** (11) **115973** (13) **U**
(51) МПК (2017.01)
Н03М 13/00

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ


(21) Номер заявки: u 2016 07566	(72) Винахідник(и): Семеренко Василь Петрович (UA), Савчук Олександр Ігорович (UA)
(22) Дата подання заявки: 11.07.2016	(73) Власник(и): ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)
(24) Дата, з якої є чинними права на корисну модель: 10.05.2017	
(46) Публікація відомостей про видачу патенту: 10.05.2017, Бюл.№ 9	

(54) ПРИСТРІЙ ДЛЯ КОДУВАННЯ ЦИКЛІЧНИХ КОДІВ

(57) Реферат:

Пристрій для кодування циклічних кодів містить g елементи пам'яті, де g - степінь породжувального полінома циклічного коду, тригер і ключовий елемент, вихід. Перший вхід і керуючий вхід якого з'єднані відповідно з послідовним виходом пристрою, інформаційним входом пристрою та з прямим виходом тригера, вхід якого з'єднаний з керуючим входом пристрою. Додатково містить багатовходовий суматор по модулю два, перший блок суматорів по модулю два, другий блок суматорів по модулю два, схема перемикання і регістр зсув. Послідовний вихід якого з'єднаний з другим входом ключового елемента. Виходи m ($m \leq g$) елементів пам'яті з'єднані згідно з видом породжувального полінома циклічного коду з першими m входами багатовходового суматора по модулю два ($m+1$)-й вхід якого з'єднаний з інформаційним входом пристрою, а вихід - зі входом g -го елемента пам'яті. Виходи всіх g елементів пам'яті також з'єднані з відповідними g входами першого блока суматорів по модулю два та другого блока суматорів по модулю два. Паралельний g -розрядний вихід яких з'єднані відповідно з першим та другим паралельними g -розрядними входами схеми перемикання, паралельний g -розрядний вихід якої з'єднаний з паралельним g -розрядним входом регістра зсуву. Паралельний g -розрядний вихід якого з'єднаний з паралельним g -розрядним інформаційним виходом пристрою, послідовний вихід якого з'єднаний з виходом ключового елемента.

UA 115973 U



Фиг. 1

Корисна модель належить до техніки електрозв'язку і може застосовуватись в системах передачі даних та в комп'ютерних системах, що піддаються впливу завад.

Відомим аналогом є пристрій для кодування циклічних кодів [Авторське свідоцтво СРСР № 1083385, М. кл. Н 04 L 1/10; Н 03 К 13/02, опубл. 30.03.1984р., Бюл. № 12], який містить блок пам'яті, інформаційний реєстр введення-виведення інформації, блоки суматорів по модулю два, елемент АБО, блок елементів І, блок вибору старшого розряду коду полінома і реєстр коду полінома.

Недоліком аналога є великий час кодування: $7k$ тактів часу для k -бітового інформаційного повідомлення з одним постійним породжувальним поліномом циклічного коду. Час кодування може бути зменшений лише в режимі передавання інформації групі абонентів і регулярної зміни породжувальних поліномів.

Найближчим аналогом до корисної моделі є пристрій для кодування циклічних кодів [Авторське свідоцтво СРСР № 1448413, М. кл. Н 03 М 13/00, опубл. 30.12.1988р., Бюл. №48], що містить r елементів пам'яті, де r - степінь породжувального полінома, $(r-1)$ перших логічних блоків, другий логічний блок, елемент ІІ, два елементи АБО, ключовий елемент і тригер, перший і другий входи якого з'єднані з об'єднаними входами ключового елемента, вихід якого є виходом пристрою, третій вхід ключового елемента є інформаційним входом пристрою, перші і другі виходи перших і других логічних блоків з'єднані з першими і другими входами однойменних елементів пам'яті, перший і другий виходи i -го ($i=3\dots r$) елемента пам'яті з'єднані відповідно з першим і другим входами i -го логічного блока та з третім і четвертим входами $(i-1)$ -го логічного блока, перший і другий виходи першого елемента пам'яті з'єднані з першим і другим входами однойменного першого логічного блока та з третім і четвертим входами другого логічного блока, перший і другий виходи другого елемента пам'яті з'єднані з першим і другим входами однойменного першого логічного блока третім і четвертим входами попереднього першого логічного блока та з п'ятим і шостим входами другого логічного блока, третій і четвертий виходи першого логічного блока з'єднані з входами першого елемента АБО, вихід якого з'єднаний з входом ключового елемента, сьомий і восьмий входи другого логічного блока підключені до відповідних виходів тригера, вихід елемента ІІ з'єднаний з дев'ятим входом другого логічного блока і з першим входом другого елемента АБО, другий вхід якого підключений до другого виходу тригера, вихід - до п'ятих входів перших логічних блоків, десятий вхід другого логічного блока і вхід елемента ІІ об'єднані та підключені до третього входу пристрою.

У відомому пристрої для кодування циклічних кодів процедура кодування закінчується після $(k+r)$ -го такту роботи, де k кількість інформаційних розрядів кодового слова, що передається по каналу зв'язку.

Недоліками найближчого аналога є тривалий час процедури кодування та використання породжувального полінома лише виду $g(x) = 1+x+x^h$.

В основу корисної моделі поставлена задача створення пристрою для кодування циклічних кодів, в якому за рахунок введення нових блоків та зв'язків, досягається можливість прискорення операції кодування та розширення функціональних можливостей пристрою.

Поставлена задача вирішується тим, що пристрій для кодування циклічних кодів, складається із r елементів пам'яті, де r - степінь породжувального полінома циклічного коду, тригера і ключового елемента, вихід, перший вхід і керуючий вхід якого з'єднані відповідно з послідовним виходом пристрою, інформаційним входом пристрою та з прямим виходом тригера, вхід якого з'єднаний з керуючим входом пристрою, згідно з корисною моделлю, введені багатовходовий суматор по модулю два, перший блок суматорів по модулю два, другий блок суматорів по модулю два, схема перемикання і реєстр зсуву, послідовний вихід якого з'єднаний з другим входом ключового елемента, виходи m ($m \leq r$) елементів пам'яті з'єднані згідно з видом породжувального полінома циклічного коду з першими m входами багатовходового суматора по модулю два, $(m+1)$ -й вхід якого з'єднаний з інформаційним входом пристрою, а вихід - зі входом r -го елемента пам'яті, виходи всіх r елементів пам'яті також з'єднані з відповідними r входами першого блока суматорів по модулю два та другого блока суматорів по модулю два, паралельний r - розрядний вихід яких з'єднані відповідно з першим та другим паралельними r -розрядними входами схеми перемикання, паралельний r -розрядний вихід якої з'єднаний з паралельним r - розрядним входом реєстра зсуву, паралельний r - розрядний вихід якого з'єднаний з паралельним r - розрядним інформаційним входом пристрою, послідовний вихід якого з'єднаний з виходом ключового елемента.

Корисна модель пояснюється кресленням, де на фіг. 1 представлена функціональна схема пристрою; на фіг. 2 приклад пристрою для породжувального полінома $g(x)=1+x^3+x^4$.

Пристрій для кодування циклічних кодів даних (фіг. 1) містить r елементів пам'яті 1, де r - степінь породжувального полінома циклічного коду, багатовходовий суматор 2 по модулю два, перший блок суматорів 3 по модулю два, другий блок суматорів 4 по модулю два, схему перемикавання 5, регістр зсуву 6, ключовий елемент 7 і тригер 8, вхід якого з'єднаний з керуючим входом 9 пристрою, а вихід з керуючим входом ключового елемента 7, перший вхід якого з'єднаний з інформаційним входом 10 пристрою, виходи m ($m \leq r$) елементів пам'яті 1 з'єднані згідно з видом породжувального полінома циклічного коду з першими t входами багатовходового суматора 2 по модулю два, $(m+1)$ -й вхід якого з'єднаний з інформаційним входом 10 пристрою, а вихід - зі входом r -то елемента пам'яті 1, виходи всіх r елементів пам'яті 1 також з'єднані з відповідними r входами першого блока суматорів 3 по модулю два та другого блока суматорів 4 по модулю два, паралельний r - розрядний вихід яких з'єднаний відповідно з першим та другим паралельними r - розрядними входами схеми перемикавання 5, паралельний r -розрядний вихід якого з'єднаний з паралельним r - розрядним входом регістра зсуву 6, паралельний r -розрядний вихід якого з'єднаний з паралельним r - розрядним інформаційним виходом 12 пристрою, послідовний вихід 11 якого з'єднаний з виходом ключового елемента 8, другий вхід якого з'єднаний з послідовним виходом регістра зсуву 6.

Приклад пристрою для породжувального полінома $g(x) = 1 + x^3 + x^4$ (фіг. 2) містить чотири елементи пам'яті 1.1÷1.4, багатовходовий суматор 2 по модулю два, суматор 3.1 першого блока суматорів 3 по модулю два, суматори 4.2÷4.4 другого блока суматорів 4 по модулю два, елементи перемикавання 5.1÷5.4 схеми перемикавання 5, тригери 6.1-6.4 регістра зсуву 6, ключовий елемент 7, тригер 8, керуючий вхід 9 пристрою, інформаційний вхід 10 пристрою, послідовний вихід 11 пристрою, паралельний r - розрядний вихід 12 пристрою.

Пристрій працює наступним чином.

В початковому стані всі елементи пам'яті 1 і тригер 8 знаходяться в нульовому стані. В підготовчому такті роботи на керуючий вхід 9 пристрою надходить сигнал, який встановлює тригер 8 в стан логічної одиниці. В результаті протягом перших k тактів роботи дозволяється передача k - розрядного інформаційного слова l від інформаційного входу 10 пристрою через ключовий елемент 7 на послідовний вихід 11 пристрою. Одночасно відбувається процес кодування циклічного коду, результатом якого є контрольне слово Ψ .

Елементи пам'яті 1 і багатовходовий суматор 2 утворюють r - розрядну лінійну послідовну схему (ЛПС), за допомогою якої здійснюється систематичне кодування циклічного (n, k) - коду довжиною n і розмірністю k ($n-k+r$). Нульовий стан елементів пам'яті 1 означає нульовий стан $S(0)$ ЛПС.

Протягом наступних k тактів роботи ЛПС почергово переходить в наступні стани $S(t)$ згідно формули:

$$S(t+1) = A \times S(t) + B \times U(t), \quad (1)$$

де t - дискретний час; $A = [a_{ij}]_{r \times r}$, $B = [b_{ij}]_{r \times \ell}$ - характеристичні матриці;

$S(t) = [s_i]_r$ - слово стану $U(t) = [u_i]_\ell$ - вхідне слово; "x" операція множення по модулю 2, "+" - операція додавання по модулю 2.

Характеристичні матриці ЛПС мають вигляд:

$$A = \begin{pmatrix} 0 & 1 & 0 & \dots & 0 \\ 0 & 0 & 1 & \dots & 0 \\ 0 & 0 & 0 & \dots & 0 \\ \dots & \dots & \dots & \dots & 1 \\ g_0 & g_1 & g_2 & \dots & g_{r-1} \end{pmatrix}, \quad B = \begin{pmatrix} 0 \\ 0 \\ 0 \\ \dots \\ 1 \end{pmatrix}, \quad (2)$$

Останній рядок матриці A в (2) містить коефіцієнти породжувального полінома $g(x)$ циклічного коду степені r :

$$g(x) = g_0 + g_1 x + g_2 x^2 + \dots + g_{r-1} x^{r-1} + g_r x^r, \quad (3)$$

Матриця A визначає внутрішню структуру ЛПС, тобто спосіб з'єднання виходів елементів пам'яті 1 і входів багатовходового суматора 2. Якщо в матриці A елемент $a_{i, j} = 1$ ($a_{i, j} = 0$), тоді існує зв'язок (відсутній зв'язок) між виходом j -го елемента пам'яті 1 і входом i -го елемента

пам'яті 1. Вхід r -го елемента пам'яті 1 завжди з'єднаний з виходом багатовходового суматора 2. Вихід першого елемента пам'яті 1 завжди з'єднаний з першим входом багатовходового суматора 2 по модулю 2, а інші $(m-1)$ входів якого з'єднані з виходами елементів пам'яті 1 згідно з видом породжувального полінома циклічного коду (3).

5 Протягом перших k тактів роботи з послідовного входу 10 пристрою на його послідовний вихід 11 буде передано інформаційне слово $I = i_1 i_2 \dots i_k$ починаючи з першого розряду i_1 , i буде сформовано проміжний стан $S(k)$ ЛПС: i -й елемент пам'яті 1 буде зберігати i -й розряд s_i^k стану $S(k)$.

$$S(k) = \begin{bmatrix} s_1^k \\ s_2^k \\ \dots \\ s_{r-1}^k \\ s_r^k \end{bmatrix}, \quad (3)$$

10

На $(k+1)$ -му такті роботи пристрою за допомогою першого блока суматорів 3 формується r -розрядне контрольне слово $\psi = \{\psi_1 \psi_2 \dots \psi_r\}$, розряди якого обчислюються за такої системи рівнянь:

$$L_r \times \psi = A^r \times S(k), \quad (4)$$

15

де $(r \times r)$ - матриця L має вигляд:

$$L_r = [A^{r-1} \times B, A^{r-2} \times B, \dots, A \times B, B]$$

Для характеристичних матриць A і B виду (2) матриця L матиме вигляд:

$$L_r = \begin{bmatrix} 1 & 0 & \dots & 0 & 0 \\ \ell_{2,1} & 1 & \dots & 0 & 0 \\ \ell_{3,1} & \ell_{3,2} & \dots & 0 & 0 \\ \dots & \dots & \dots & \dots & \dots \\ \ell_{r,1} & \ell_{r,2} & \dots & \ell_{r,r-1} & 1 \end{bmatrix}, \quad \ell_{i,j} = \{0,1\}, i \neq j. \quad (5)$$

20

Систему рівнянь (4) можна записати у вигляді:

$$\begin{cases} \psi_1 = a_{r,1} s_1^k + a_{r,2} s_2^k + \dots + a_{r,r} s_r^k, \text{ GF}(2), \text{ GF}(2); \\ \psi_1 \ell_{2,1} + \psi_2 = a_{r-1,1} s_1^k + a_{r-1,2} s_2^k + \dots + a_{r-1,r} s_r^k, \text{ GF}(2); \\ \dots \\ \psi_1 \ell_{r,1} + \dots + \psi_{r-1} \ell_{r,r-1} + \psi_r = a_{1,1} s_1^k + a_{1,2} s_2^k + \dots + a_{1,r} s_r^k, \text{ GF}(2), \end{cases} \quad (6)$$

де $a_{i,j}$ - (i, j) - та компонента матриці A^r ($a_{i,j} \in A^r; i=1 \dots r; j=1 \dots r$);

25

s_i^k - i -й розряд слова стану $S(k)$ ($s_{i-1}^k \in S_k$).

Сформовані розряди контрольного слова $\psi = \{\psi_1 \psi_2 \dots \psi_r\}$ через схему перемикання 5 записуються у регістр зсуву 6. Далі контрольне слово ψ передається з регістра зсуву 6 на паралельний r -розрядний вихід 12 пристрою на $(k+2)$ -му такті роботи, або, починаючи з розряду ψ_1 , передається протягом r тактів через ключовий елемент 7 на послідовний вихід 11 пристрою.

30

Можливий також другий спосіб кодування циклічних кодів. В цьому випадку після передачі інформаційного слова $I = i_1 i_2 \dots i_k$ далі протягом наступних r тактів роботи на послідовний вхід 10 пристрою надходять нульові сигнали і на $(k+r)$ -му такті роботи буде сформовано проміжний стан $S(n)$ ЛПС: i -й елемент пам'яті 1 буде зберігати розряд s_i^n стану $S(n)$.

$$S(n) = \begin{bmatrix} s_1^n \\ s_2^n \\ \dots \\ s_{r-1}^n \\ s_r^n \end{bmatrix}$$

На (n+1)-му такті роботи пристрою за допомогою другого блока суматорів 4 формується r-розрядне контрольне слово $\psi = \{\psi_1 \psi_2 \dots \psi_r\}$, розряди якого обчислюються за такої системи рівнянь:

5

$$L_r \times \psi = S(n), \quad (7)$$

Систему рівнянь (7) можна записати у вигляді:

$$\begin{cases} \psi_r = s_1^n \\ \psi_r^{\ell_{2,1}} + \psi_{r-1} = s_2^n \\ \dots \\ \psi_r^{\ell_{2,1}} + \dots + \psi_2^{\ell_{r,r-1}} + \psi_1 = s_r^n \end{cases}, \quad (8)$$

10

де s_i^n - i-розряд слова стану $S(n)$ ($s_i^n \in S(n); i = 1 \div r$) $S(n)$,
 $\ell_{i,j} - (i,j)$ - та компонента матриці (5).

Сформовані розряди контрольного слова $\psi = \{\psi_1 \psi_2 \dots \psi_r\}$ із системи рівнянь (8) через схему перемикачів 5 також записуються у регістр зсуву 6. Далі контрольне слово ψ може бути передано на паралельний r-розрядний вихід 12 пристрою на (n+2)-му такті роботи або передано протягом r тактів через ключовий елемент 7 на послідовний вихід 11 пристрою.

15

В обох випадках за допомогою пристрою буде сформоване однакове кодове слово

$$u_1 u_2 \dots u_k \psi_1 \psi_2 \dots \psi_r 1, 1_2 \dots \lfloor A \rfloor \lfloor V \rfloor \lfloor 2 \dots \rfloor \lfloor \cdot \rfloor.$$

Розглянемо приклад кодування першим способом для циклічного (15,11)-коду, що задається породжувальним поліномом $g(x) = 1 + x^3 + x^4$. Характеристичні матриці ЛПС цього коду згідно з (2) мають вигляд:

20

$$A = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \end{bmatrix}, \quad B = \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix}.$$

Нехай на інформаційний вхід 8 надходить таке інформаційне слово:

$$I = u_1 u_2 u_3 u_4 u_5 u_6 u_7 u_8 u_9 u_{10} u_{11} = 1 1 0 1 0 0 1 1 0 1 0;$$

Для обчислення за формулою (1) сформуємо розряди вхідного слова ЛПС:

$$U(0) = u_1 = 1; \quad U(1) = u_2 = 1; \quad U(2) = u_3 = 0; \quad U(3) = u_4 = 1;$$

$$U(4) = u_5 = 0; \quad U(5) = u_6 = 0; \quad U(6) = u_7 = 1; \quad U(7) = u_8 = 1;$$

$$U(8) = u_9 = 0; \quad U(9) = u_{10} = 1; \quad U(10) = u_{11} = 0;$$

25

Стани елементів пам'яті 1.1-1.4 формують 4-розрядний стан ЛПС (фіг.2). Для знаходження стану $S(k)$ для $k=11$ виконуються обчислення згідно з формулою(1):

$$S(1) = A \times S(0) + B \times U(0) = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 0 \\ 0 \\ 0 \\ 0 \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} [1] = \begin{bmatrix} 0 \\ 0 \\ 0 \\ 0 \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} = \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix};$$

$$S(2) = A \times S(1) + B \times U(1) = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} [1] = \begin{bmatrix} 0 \\ 0 \\ 1 \\ 1 \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} = \begin{bmatrix} 0 \\ 0 \\ 1 \\ 0 \end{bmatrix};$$

$$S(11) = A \times S(10) + B \times U(10) = \begin{bmatrix} 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 1 \\ 1 \\ 1 \\ 1 \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \end{bmatrix} [0] = \begin{bmatrix} 1 \\ 1 \\ 1 \\ 0 \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ 0 \\ 0 \end{bmatrix} = \begin{bmatrix} 1 \\ 1 \\ 1 \\ 0 \end{bmatrix};$$

Визначимо контрольне слово Ψ за допомогою системи рівнянь (6). Оскільки структура цієї системи рівнянь буде незмінною для одного й того ж циклічного коду, тому можна наперед визначити g -у степінь матриці A :

$$5 \quad A^4 = A \times A \times A \times A = \begin{bmatrix} 1 & 0 & 0 & 1 \\ 1 & 1 & 0 & 1 \\ 1 & 1 & 0 & 1 \\ 1 & 1 & 1 & 0 \end{bmatrix}.$$

Далі визначимо матрицю (4):

$$L_4 = [A^3 \times B \ A^2 \times B \ A \times B \ B] = \begin{bmatrix} 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \\ 1 & 1 & 1 & 0 \\ 1 & 1 & 1 & 1 \end{bmatrix}.$$

В результаті отримаємо таку систему рівнянь:

$$10 \quad L_4 \times \psi = A^4 \times S(11),$$

або, згідно з системою (6):

$$\begin{cases} \psi_1 = s_1 + s_4 \\ \psi_1 + \psi_2 = s_1 + s_2 + s_4 \\ \psi_1 + \psi_2 + \psi_3 = s_1 + s_2 + s_3 + s_4 \\ \psi_1 + \psi_2 + \psi_3 + \psi_4 = s_1 + s_2 + s_3 \end{cases}, \quad (9)$$

В результаті розв'язання системи рівнянь (9) отримаємо такі значення розрядів контрольного слова $\psi = \{\psi_1 \ \psi_2 \ \psi_3 \ \psi_4\}$:

$$\psi_1 = s_1 + s_4 = 1 + 1 = 0,$$

$$\psi_2 = s_2 = 1,$$

$$\psi_3 = s_3 = 0,$$

$$\psi_4 = s_4 = 1.$$

15 Ці розряди контрольного слова $\psi = [0 \ 1 \ 0 \ 1]$ формуються після 11-го такту роботи на виходах першого блока суматорів 3.1-3.4 і записуються у відповідні тригери 6.1-6.4 регістра зсуву 6. Далі контрольне слово $\psi = [0 \ 1 \ 0 \ 1]$, починаючи з розряду ψ_1 , передається протягом g тактів через ключовий елемент 7 на послідовний вихід 11 пристрою. В результаті буде сформовано кодове слово:

$$20 \quad 1 \ 1 \ 0 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 1 \ 0 \ 0 \ 1 \ 0 \ 1.$$

Аналогічним чином знаходиться розв'язання системи рівнянь (8) і будуть отримані такі ж значення компонент контрольного слова Ψ .

25 Таким чином, в пристрої можливі чотири варіанти формування і видачі контрольного слова Ψ : паралельний варіант з видачею результату на $(k+2)$ -му такті роботи пристрою, послідовний варіант з видачею результату після $(k+g+1)$ -му такті роботи пристрою, паралельний з видачею результату на $(k+g+2)$ -му такті, послідовний з видачею на $(k+2g+1)$ -му такті роботи пристрою. У відомому пристрою результат кодування видається завжди після n -го такту роботи пристрою. У запропонованому пристрої реалізовано універсальний спосіб систематичного кодування циклічного коду, який не залежить від виду породжувального полінома $g(x)$ коду.


ФОРМУЛА КОРИСНОЇ МОДЕЛІ

5 Пристрій для кодування циклічних кодів, що містить g елементи пам'яті, де g - степінь породжувального полінома циклічного коду, тригер і ключовий елемент, вихід, перший вхід і керуючий вхід якого з'єднані відповідно з послідовним виходом пристрою, інформаційним входом пристрою та з прямим виходом тригера, вхід якого з'єднаний з керуючим входом пристрою, який **відрізняється** тим, що додатково містить багатовходовий суматор по модулю два, перший блок суматорів по модулю два, другий блок суматорів по модулю два, схема перемикачів і реєстр зсуву, послідовний вихід якого з'єднаний з другим входом ключового елемента, виходи m ($m \leq g$) елементів пам'яті з'єднані згідно з видом породжувального полінома циклічного коду з першими m входами багатовходового суматора по модулю два, $(m+1)$ -й вхід якого з'єднаний з інформаційним входом пристрою, а вихід - зі входом g -го елемента пам'яті, виходи всіх g елементів пам'яті також з'єднані з відповідними g входами першого блока суматорів по модулю два та другого блока суматорів по модулю два, паралельний g -розрядний вихід яких з'єднані відповідно з першим та другим паралельними g -розрядними входами схеми перемикачів, паралельний g -розрядний вихід якої з'єднаний з паралельним g -розрядним входом реєстра зсуву, паралельний g -розрядний вихід якого з'єднаний з паралельним g -розрядним інформаційним виходом пристрою, послідовний вихід якого з'єднаний з виходом ключового елемента.


10

15

20



Фиг. 1



Фиг. 2

Комп'ютерна верстка Л. Ціхановська

Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна

ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601