



УКРАЇНА

(19) **UA** (11) **69736** (13) **U**
(51) МПК

H03K 5/24 (2006.01)

G05B 1/01 (2006.01)

ДЕРЖАВНА СЛУЖБА
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ
УКРАЇНИ

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ


<p>(21) Номер заявки: u 2011 12866</p> <p>(22) Дата подання заявки: 02.11.2011</p> <p>(24) Дата, з якої є чинними права на корисну модель: 10.05.2012</p> <p>(46) Публікація відомостей про видачу патенту: 10.05.2012, Бюл.№ 9</p>	<p>(72) Винахідник(и): Азаров Олексій Дмитрович (UA), Девдюк Андрій Миколайович (UA), Павлов Сергій Володимирович (UA), Гарнага Володимир Анатолійович (UA)</p> <p>(73) Власник(и): ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)</p>
---	---

(54) ДВОТАКТНИЙ СИМЕТРИЧНИЙ ПІДСИЛЮВАЧ СТРУМУ

(57) Реферат:

Двотактний симетричний підсилювач струму містить перше та друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, вісімнадцять транзисторів.

UA 69736 U



Корисна модель належить до імпульсної техніки і може бути використана в аналогово-цифрових перетворювачах і цифрових вимірювальних приладах.

Відомо підсилювач постійного струму [А.с. СРСР №1548841, м. кл. Н03F3/26, опубл. 1989 р.], який містить перший і другий транзистори, які мають різну структуру. Емітери першого і другого транзисторів з'єднано, а точка з'єднання є входом підсилювача постійного струму. Третій і четвертий транзистори мають структуру відповідно другого і першого транзисторів, їх колектори є виходами підсилювача постійного струму, а бази третього і четвертого транзисторів з'єднано з колекторами першого і другого транзисторів відповідно. Бази першого і другого транзисторів з'єднано з шиною нульового потенціалу через перший і другий транзистори відповідно у діодному включенні та перше і друге джерела струмів, які включено між шинами додатного та від'ємного живлення та базами першого і другого транзисторів відповідно. Перший та другий транзистори з діодному включенні мають структуру відповідно до першого і другого транзисторів відповідно. Перший та другий струмозадавальні елементи виконано відповідно на першому і другому відбивачах струму та п'ятому і шостому транзисторах, які мають структуру відповідно до третього і четвертого транзисторів. Бази п'ятого і шостого транзисторів є виходами відповідно першого і другого струмозадавального елементів, їх колектори з'єднано з шиною нульового потенціалу, а емітери - з виходами відповідно першого і другого відбивачів струму. Входи відбивачів струму з'єднано через двополюсний струмозадавальний елемент. Колектори третього і четвертого транзисторів з'єднано через коло зміщення. Коло зміщення виконано на третьому і четвертому транзисторах в діодному включенні. Виводи кола зміщення підключено до баз сьомого і восьмого транзисторів, які ввімкнено по схемі із загальним колектором. Емітери сьомого і восьмого транзисторів з'єднано, вони є виходом підсилювача.

Недоліком пристрою є низький коефіцієнт підсилення та низька швидкодія.

За найближчий аналог вибрано двотактний симетричний підсилювач струму (Push-pull amplifier with current mirrors for determining the quiescent operating point, United States Patent 3,852,678, Dec.3, 1974), який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього та четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів з'єднано з вихідною шиною.

Недоліком найближчого аналога є низький коефіцієнт підсилення, що обмежує галузь використання пристрою.

В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними збільшується коефіцієнт підсилення, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить перше та друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, причому колектори третього і четвертого транзисторів з'єднано з колекторами сьомого та восьмого транзисторів відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та чотирнадцятого транзисторів, а також з колекторами п'ятого та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів

з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також

5 колектор шістнадцятого транзистора підключено до шини від'ємного живлення.

На кресленні представлено принципову схему підсилювача постійного струму.

Пристрій містить вхідну шину 6, яку з'єднано з емітерами третього 8 і четвертого 9 транзисторів, емітери першого 2 і другого 4 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3_1 , колектори третього 8 і четвертого 9 транзисторів з'єднано з базами

10 п'ятого 15 і шостого 18 транзисторів відповідно, бази третього 8 і четвертого 9 транзисторів з'єднано з базами та колекторами першого 2 і другого 4 транзисторів відповідно, а також з першими виводами першого 1 і другого 5 джерел струму, другі виводи першого 1 і другого 5 джерел струму з'єднано з шинами додатного 23 і від'ємного 25 живлення відповідно, колектори

15 третього 8 і четвертого 9 транзисторів з'єднано з колекторами сьомого 7 та восьмого 10 транзисторів відповідно, бази сьомого 7 та восьмого 10 транзисторів з'єднано з колекторами та базами дев'ятого 11 та десятого 14 транзисторів відповідно, а також з колекторами одинадцятого 12 та дванадцятого 13 транзисторів, а також з базами п'ятнадцятого 19 та шістнадцятого 20 транзисторів відповідно, емітери одинадцятого 12 та дванадцятого 13 транзисторів об'єднано між собою, бази одинадцятого 12 та дванадцятого 13 транзисторів

20 з'єднано з емітерами тринадцятого 16 та чотирнадцятого 17 транзисторів, а також з колекторами п'ятого 15 та шостого 18 транзисторів відповідно, бази тринадцятого 16 та чотирнадцятого 17 транзисторів з'єднано з шиною нульового потенціалу 3_2 , емітери п'ятнадцятого 19 та шістнадцятого 20 транзисторів з'єднано з колекторами чотирнадцятого 17 та тринадцятого 16 транзисторів відповідно, колектори сімнадцятого 21 та вісімнадцятого 22 транзисторів з'єднано з вихідною шиною 24, бази сімнадцятого 21 та вісімнадцятого 22 транзисторів з'єднано з базами п'ятого 15 та шостого 18 транзисторів відповідно, емітери сьомого 7, дев'ятого 11, п'ятого 15 та сімнадцятого 21 транзисторів, а також колектор п'ятнадцятого 19 транзистора підключено до шини додатного живлення 23, емітери восьмого 10, десятого 14, шостого 18 та вісімнадцятого 22 транзисторів, а також колектор шістнадцятого

30 20 транзистора підключено до шини від'ємного живлення 25.

Пристрій працює таким чином.

Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то четвертий 9 транзистор трохи відкривається, а третій 8 транзистор трохи закривається, відповідно шостий 18 та вісімнадцятий 22 транзистори трохи відкриваються, а

35 п'ятий 15 та сімнадцятий 21 транзистори трохи закриваються. При цьому потенціал точки об'єднання колекторів сімнадцятого 21 та вісімнадцятого 22 транзисторів зменшується і прямує до $-E_{ж}$.

Якщо вхідний струм витікає зі схеми, то четвертий 9 транзистор трохи закривається, а третій 8 транзистор трохи відкривається, відповідно шостий 18 та вісімнадцятий 22 транзистори трохи закриваються, а п'ятий 16 та сімнадцятий 21 транзистори трохи відкриваються. При цьому

40 потенціал точки об'єднання колекторів сімнадцятого 21 та вісімнадцятого 22 транзисторів збільшується і прямує до $+E_{ж}$.

Перше 1 і друге 5 джерела струму та перший 2, другий 4, третій 8, четвертий 9 транзистори утворюють схему задання режиму по постійному струму.

Сьомий 7 і дев'ятий 11 та восьмий 10 і десятий 14 транзистори являють собою компенсатори струму, а також одинадцятий 12, тринадцятий 16, п'ятнадцятий 19, дванадцятий 13, чотирнадцятий 17, шістнадцятий 20 транзистори являють собою двонаправлений відбивач струму, які задають режим робочої точки для п'ятого 15 і сімнадцятого 21 та шостого 18 і

50 вісімнадцятого 22 транзисторів відповідно, які утворюють проміжний каскад з протифазним підсиленням.


Шини додатного 23 і від'ємного 25 живлення, а також шина нульового потенціалу 3 забезпечують потрібний рівень напруги для живлення схеми.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

55 Двотактний симетричний підсилювач струму, що містить перше та друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу,

60 колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів

відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, який **відрізняється** тим, що у нього введено дванадцять транзисторів, причому колектори третього і четвертого транзисторів з'єднано з колекторами сьомого та восьмого транзисторів відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та чотирнадцятого транзисторів, а також з колекторами п'ятого та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також колектор шістнадцятого транзистора підключено до шини від'ємного живлення.



Комп'ютерна верстка Л. Ціхановська

Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна

ДП "Український інститут промислової власності", вул. Глазунова, 1, м. Київ – 42, 01601