

# Підходи щодо зменшення глітчів та шумів в АЦП порозрядного врівноваження з ваговою надлишковістю

Олексій Азаров, Леонід Крупельницький, Роман Медяний  
кафедра обчислювальної техніки,  
Вінницький національний технічний університет  
Вінниця, Україна  
azarov2@vntu.edu.ua

## Approaches to reducing glitches and noise in ADC of a quasi-balance equilibrium with weight redundancy

Alexey Azarov, Leonid Krapunynsky, Roman Medyaniy  
Department of Computer Technique  
Vinnytsia National Technical University  
Vinnytsia, Ukraine,  
azarov2@vntu.edu.ua

**Анотація**—Проведено аналіз завадостійких методів зменшення шумів та глітчів в аналого-цифрових перетворювачів порозрядного врівноваження з ваговою надлишковістю. Запропоновано новий підхід до зменшення глітчів в АЦП порозрядного врівноваження на основі надлишкових позиційних систем числення, що ґрунтується на ефекті взаємокомпенсації при комутації кількох розрядів одночасно.

**Abstract**—The analysis of noise-proof methods of noise reduction and glitch in analog-digital converters of a bitwise balancing with weight redundancy is carried out. A new approach is proposed to reduce the glitch in the ADC of a bitwise balancing with weight redundancy based on the excess of positional numerical systems based on the effect of intercompensation when switching several discharges simultaneously.

**Ключові слова**— АЦП з ваговою надлишковістю, глітч, методи зменшення глітчів.

**Keywords**—ADC with weight redundancy, glitch, glitches reduction methods.

### І. ВСТУП

Цифро-аналогові і аналого-цифрові перетворювачі (ЦАП і АЦП) є невід'ємною складовою систем опрацювання сигналів. Сигнальний процесор містить в собі АЦП та ЦАП, від швидкодії та точності яких залежить

ефективність систем у цілому. В АЦП порозрядного врівноваження з ваговою надлишковістю виконуються перетворення аналог-код за рахунок послідовних порівнянь вхідної величини з величиною компенсуючих ваг розрядів ЦАП. Застосування в АЦП порозрядного врівноваження надлишкових позиційних системи числення (НПСЧ) ефективно збільшує швидкість та точність перетворення [1]. Однак, некомпенсовані шуми та завади при врівноваженні, суттєво зменшують швидкість. Для їх зменшення в АЦП на основі НПСЧ можуть застосовуватись алгоритмічні методи, потенційні можливості яких на даний час повністю не використані.

Так, серед шумів АЦП послідовного наближення виникає специфічна завада, яку називають глітчем (від англ. «glitch» – збій). Розглянемо декілька визначень глітчів. «Глітч – це імпульсна перешкода різного походження. В логічних аналізаторах глітч визначається як два чи більше логічних переходи на одному каналі, що відбуваються в часовому інтервалі між двома сусідніми вибірками даних» [2]. Таке визначення дано стосовно логічних аналізаторів цифрових сигналів, у нашому випадку розглянемо більш ширше поняття на прикладі ЦАП. «Глітч – це короточасні паразитні викиди вихідного сигналу  $A_{вих}$ , що виникають під час зміни вхідного коду ЦАП» [3].




Рисунок 1 Перехідні процеси в АЦП порозрядного врівноваження на основі НПСЧ з глітчми

## II. КЛАСИФІКАЦІЯ МЕТОДІВ ЗМЕНШЕННЯ ГЛІТЧІВ

В інтерпретації до АЦП глітч - це імпульсна перешкода комплексного походження, що спричинена викидами напруги чи струму в момент перемикання розрядів при врівноваженні. Викид глітчів, в основному, відповідає графічному зображенню на рисунку 1, де виділено форму компенсуючого сигналу в АЦП порозрядного врівноваження на основі НПСЧ. Показано глітчі при ввімкненні та вимкненні ваг розрядів. Величина глітчів залежить не тільки від величини ваг розрядів, але має ще й постійну комутаційну складову. В АЦП великої розрядності прийнятий поділ розрядів компенсуючого ЦАП на старші та молодші. Це, як правило, схемотехнічно реалізується за допомогою подільника струму між двома однаковими компенсуючими ЦАП. Тому амплітуди глітчів молодших розрядів  $q_2$  є меншими, ніж старших розрядів  $q_1$  хоч і залишаються суттєвими відносно їх ваги.

Виконаємо класифікацію відомих методів зменшення глітчів в АЦП порозрядного врівноваження:

1) застосування цифрового калібрування до початку основної роботи ЦАП [4,5]. Проте це вимагає додаткового обладнання і лише частково зменшує рівень глітча. Цей підхід до того ж не є ефективним при змінних умовах навколишнього середовища, в яких потрібно було б постійно виконувати повторне калібрування;

2) використання додаткового обладнання, як пристрою вибірки-зберігання або

аналогової лінії затримки на виході ЦАП [6]. Однак, це призводить до зменшення швидкодії АЦП, збільшення похибки перетворення і вимагає додаткових апаратних витрат [3];

3) використання так званих унарних ЦАП, які використовуються в АЦП [6]. Проте цей підхід вимагає  $2n$  розрядів, що призводить до надзвичайного збільшення апаратних витрат при зростанні  $n$ ;

4) застосування вагової надлишковості в АЦП порозрядного врівноваження.

Більш ефективні алгоритмічні підходи до зменшення шумів і завад та збільшення швидкодії АЦП при використанні НПСЧ. Прикладом НПСЧ із цілочисловими вагами можуть служити системи числення на основі  $p$ -чисел Фібоначчі [7], коли

$$F_n = \sum_{i=0}^{n-1} a_i \varphi_p(i),$$

де  $\varphi_p(i)$  - вага  $i$ -го розряду, що дорівнює  $i$ -му  $p$ -числу Фібоначчі. При  $p \geq 0$   $p$ -числа Фібоначчі задаються рекурентним співвідношенням:

$$0, \text{ при } i < 0,$$

$$\varphi_p(i) = 1, \text{ при } i = 0,$$

$$\varphi_p(i-1) + \varphi_p(i-p-1), \text{ при } i > 0.$$

Проте в НПСЧ із цілочисловими вагами значення відношень між вагами сусідніх розрядів є непостійним. Це ускладнює мікроелектронну

реалізацію ЦАП паралельної дії. Тому використання такого класу НПСЧ у техніці АЦП і ЦАП є складнішим чим їх реалізація на основі кодів «золотої пропорції» чи з довільним  $\varphi < 2$ .

Існує також такий підхід до зменшення глітчів в АЦП порозрядного врівноваження з ваговою надлишковістю [1]. Суть метода полягає в наступному:

- 1) АЦП порозрядного врівноваження з ваговою надлишковістю містить в собі два різнополярних компенсуючих ЦАП (умовно ЦАП + та ЦАП -);
- 2) виконується зменшення імпульсних викидів за рахунок алгоритму, тільки ввімкнення розряду одного з ЦАП.

Недоліком такого підходу є ускладнена схемотехнічна реалізація та вартість обладнання.

### ІІІ. АЛГОРИТМ ВРІВНОВАЖЕННЯ ДЛЯ ЗМЕНШЕННЯ ГЛІТЧІВ В АЦП ПОСЛІДОВНОГО НАБЛИЖЕННЯ

Запропонуємо новий підхід який буде базуватись в розробці такого алгоритму на основі НПСЧ, який буде компенсувати виникнення глітчів. Це можливе за рахунок одночасного ввімкнення та вимкнення поточного старшого і одного або декількох молодших розрядів. За рахунок цього відбуватиметься повна або часткова компенсація глітчів, що призведе до суттєвого зменшення завад при врівноваженні.

Ідея запропонованого методу полягає в наступному. Змінимо класичний алгоритм порозрядного врівноваження за рахунок рекурентних властивостей кодів Фібоначі чи «золотої пропорції». Використовуючи співвідношення між вагами розрядів  $F_i = F_{i+1} + F_{i+2}$  замість обов'язкового увімкнення компенсуючої величини  $F_i$  будемо вмикати два наступних розряди  $F_{i+1}$  та  $F_{i+2}$ . Далі, в залежності від результату порівнянь вхідної та компенсуючої величини виконуємо наступні дії. Якщо  $i$ -ий розряд з вагою  $F_i$  потрібно залишити, то  $(i+1)$  та  $(i+2)$  розряди вмикаємо, а  $i$ -ий розряд вимикаємо. При цьому глітчів при вимкненні  $i$  увімкненні взаємокомпенсуються. Якщо ж потрібно вимкнути величину  $F_i$ , то  $i$ -ий розряд не вмикаємо, а вмикаємо тільки  $(i+1)$  розряд та до  $(i+2)$ -го вмикаємо додатково  $(i+3)$  розряд. При цьому також відбуватиметься компенсація глітчів.

Очевидно, що для повної компенсації глітчів необхідно щоб при будь-якому результаті порівняння на кожному такті кількість розрядів, що вмикаються повинні відповідати кількості розрядів, що вимикаються. Якщо ж виникатиме ситуація з різною кількістю таких розрядів, то її можна уникнути за рахунок додаткового тимчасового увімкнення або вимкнення молодших розрядів. Для запобігання невірному врівноваженню на молодших розрядах слід перейти до класичного порозрядного врівноваження.

Модифікований алгоритм що відповідає запропонованому методу послідовних наближень наведено на рисунку 2, де:

$A_{вх}$  - вхідна величина;

$i$  - поточний номер розряду;

$F_i$  - вага  $i$ -го розряду;

$a_i$  - логічне значення  $i$ -го розряду вихідного коду.




Рисунок 2. Модифікований алгоритм послідовного наближення в АЦП з НПСЧ з автокомпенсацією глітчів

Описана ідея можлива для реалізації тільки при побудові АЦП на основі НПСЧ. При одночасному ввімкненні та вимкненні старших та молодших розрядів буде відбуватись автокомпенсація глітчів, що підвищить швидкодію. Очікується зменшення глітчів в декілька раз, що підтверджуватиметься шляхом створення програмної моделі та

схемотехнічної реалізації даного методу в АЦП порозрядного врівноваження з ваговою надлишковістю.

#### IV. ВИСНОВКИ

Визначено вплив глітчів на процес аналого-цифрового перетворення та проведено класифікацію методів зменшення глітчів. У результаті аналізу можливостей автокомпенсації ваг розрядів в АЦП послідовного наближення на основі НПСЧ запропоновано ідею та модифікований алгоритм врівноваження з одночасним увімкненням та вимкненням сусідніх розрядів, що зменшує сумарний вплив глітчів на швидкодію та точність перетворення.

#### ЛІТЕРАТУРА REFERENCES

- [1] Азаров О.Д. Аналого-цифрове порозрядне перетворення на основі систем числення з ваговою надлишковістю. Монографія. – Вінниця: ВНТУ, 2010. – 232с.
- [2] Шумский, И. А. Современный инструмент разработчика цифровых устройств: логические анализаторы Tektronix TLA 5000 // Контрольно-измерительные приборы и системы. – 2004. – №5. – с.17-19.
- [3] Method of glitch reduction in DAC with weight redundancy OD Azarov, OG Murashchenko, OI Chernyak, A Smolarz, G Kashaganova 16th Conference on Optical Fibers and Their Applications, 98161T-98161T-8
- [4] Catteau, B., Rombouts, P., Weyten, L.. “A Digital Calibration Technique for the Correction of Glitches in High-Speed DAC's”. IEEE International Symposium on Circuits and Systems (ISCAS), 2007. Pages: 1477-1480.
- [5] Chao Su, Xin Dai, Geiger, R.L. “A novel dynamic calibration approach for current-steering DACs”. Proceedings of IEEE International Workshop on VLSI Design and Video Technology, 2005. Pages: 40-43.
- [6] Hokazono, K., Kanemoto, D., Pokharel, R., Tomar, A., Kanaya, H., Yoshida, K.. “A low-glitch and small-logic-area Fibonacci Series DAC”. IEEE 54th International Midwest Symposium on Circuits and Systems (MWSCAS), 2011. Pages: 1-4.
- [7] Стахов А. П. Введение в алгоритмическую теорию измерения.– М.: Сов. радио, 1977. – 288с