



УКРАЇНА

(19) **UA** (11) **76520** (13) **U**
(51) МПК
Н03К 3/011 (2006.01)

ДЕРЖАВНА СЛУЖБА
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ
УКРАЇНИ


(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

(21) Номер заявки: u 2012 06585	(72) Винахідник(и): Азаров Олексій Дмитрович (UA), Дудник Олександр Вікторович (UA), Пономарьова Марія Валеріївна (UA)
(22) Дата подання заявки: 30.05.2012	(73) Власник(и): ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)
(24) Дата, з якої є чинними права на корисну модель: 10.01.2013	
(46) Публікація відомостей про видачу патенту: 10.01.2013, Бюл.№ 1	

(54) ГЕНЕРАТОР КОМПЕНСУВАЛЬНОГО СИГНАЛУ

(57) Реферат:

Генератор компенсувального сигналу містить лічильник, блок пам'яті та цифро-аналоговий перетворювач, дешифратор, двійковий цифро-аналоговий перетворювач та аналоговий суматор.



UA 76520 U

Корисна модель належить до імпульсної техніки і може бути використана в аналогово-цифрових перетворювачах.

Відомо схему прямого цифрового синтезу (A Technical Tutorial on Digital Synthesis [Електронний ресурс] / Analog Devices // офіційний сайт. Режим доступу: http://www.analog.com/static/imported-files/tutorials/450968421DDS_Tutorial_rev12-2-99.pdf. Рис. 1-1 на сторінці б), яка містить лічильник, блок пам'яті, регістр та цифро-аналоговий перетворювач. Вхід пристрою з'єднано з лічильником та регістром. Вихід лічильника з'єднано з входом блока пам'яті, вихід блока пам'яті з'єднано з входом регістра, вихід регістра з'єднано з входом цифро-аналогового перетворювача, вихід цифро-аналогового перетворювача є виходом пристрою.

Недоліком пристрою є вузькі функціональні можливості.

За прототип вибрано схему прямого цифрового синтезу (US patent 6539411, Mar. 25, 2003), яка містить програматор, лічильник, блок пам'яті та цифро-аналоговий перетворювач, причому перший вхід лічильника є входом пристрою, а другий вхід лічильника з'єднано з виходом програматора. Вихід лічильника з'єднано з входом блока пам'яті, вихід блока пам'яті з'єднано з входом цифро-аналогового перетворювача, вихід цифро-аналогового перетворювача є виходом пристрою.

Недоліком прототипу є вузькі функціональні можливості.

В основу корисної моделі поставлено задачу створення такого генератора компенсуючого сигналу, в якому за рахунок введення нових елементів та зв'язків між ними змінюється характер генерування аналогового сигналу (спрощується процедура генерування відкоригованих значень компенсуючого сигналу) і значно знижуються обсяги пам'яті, потрібні для цього. Це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Поставлена задача досягається тим, що у генератор компенсуючого сигналу, який містить лічильник, блок пам'яті та цифро-аналоговий перетворювач, причому вхід лічильника є входом схеми, вихід блока пам'яті з'єднано з входом цифро-аналогового перетворювача, згідно з корисною моделлю, введено дешифратор, двійковий цифро-аналоговий перетворювач, аналоговий суматор, причому вихід лічильника є входом дешифратора та цифро-аналогового перетворювача, а вихід дешифратора є входом блока пам'яті, виходи двійкового цифро-аналогового перетворювача та цифро-аналогового перетворювача служать входами аналогового суматора, вихід аналогового суматора являється виходом пристрою.

На кресленні представлено схему генератора компенсуючого сигналу.

Пристрій містить лічильник 1, дешифратор 2, блок пам'яті 3, двійковий цифро-аналоговий перетворювач 4, цифро-аналоговий перетворювач 5, аналоговий суматор 6, причому вхід лічильника 1 є входом схеми, на який подаються синхроімпульси, вихід лічильника 1 є входом дешифратора 2 та двійкового цифро-аналогового перетворювача 4, а вихід дешифратора є входом блока пам'яті 3, вихід блока пам'яті 3 з'єднано з входом цифро-аналогового перетворювача 5, виходи 2-ЦАП 4 та α -ЦАП 5 є входами аналогового суматора 6, вихід аналогового суматора 6 служить виходом схеми.

Пристрій працює таким чином.


Генерування аналогового сигналу базується на табличному перетворенні вхідного двійкового коду в код у системі числення із ваговою надлишковістю.

Синхроімпульси подаються на вхід лічильника 1, код з виходу лічильника 1 подається на вхід дешифратора 2, який перетворює вхідний код на адресу комірки блока пам'яті 3, код із якої подається на цифро-аналоговий перетворювач 5, результатом роботи якого є коригуючий аналоговий сигнал ΔA_k , що подається на вхід аналогового суматора 6, також код з виходу лічильника 1 подається на вхід двійкового цифро-аналогового перетворювача 4, результатом роботи якого є основний аналоговий сигнал A , що також подається на вхід аналогового суматора 6, на виході якого отримуємо компенсуючий аналоговий сигнал, а його цифровий еквівалент є результатом перетворення вхідного сигналу схеми, в якій використовуватиметься даний генератор компенсуючого сигналу. Вихід аналогового суматора 6 служить виходом схеми.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Генератор компенсуючого сигналу, який містить лічильник, блок пам'яті та цифро-аналоговий перетворювач, причому вхід лічильника є входом схеми, вихід блока пам'яті з'єднано з входом цифро-аналогового перетворювача, який **відрізняється** тим, що в нього введено дешифратор, двійковий цифро-аналоговий перетворювач, аналоговий суматор,

причому вихід лічильника є входом дешифратора та цифро-аналогового перетворювача, а вихід дешифратора є входом блока пам'яті, виходи двійкового цифро-аналогового перетворювача та цифро-аналогового перетворювача служать входами аналогового суматора, вихід якого є виходом пристрою.



Комп'ютерна верстка А. Крулевський

Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна

ДП "Український інститут промислової власності", вул. Глазунова, 1, м. Київ – 42, 01601