



УКРАЇНА

(19) UA

(11) 140660

(13) U

(51) МПК

H03M 1/48 (2006.01)

МІНІСТЕРСТВО РОЗВИТКУ
ЕКОНОМІКИ, ТОРГІВЛІ ТА
СІЛЬСЬКОГО ГОСПОДАРСТВА
УКРАЇНИ


(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

(21) Номер заявки: u 2019 07991	(72) Винахідник(и): Азаров Олексій Дмитрович (UA), Черняк Олександр Іванович (UA)
(22) Дата подання заявки: 12.07.2019	(73) Власник(и): ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)
(24) Дата, з якої є чинними права на корисну модель: 10.03.2020	
(46) Публікація відомостей про видачу патенту: 10.03.2020, Бюл.№ 5	

(54) АНАЛОГО-ЦИФРОВИЙ ПЕРЕТВОРЮВАЧ

(57) Реферат:

Аналого-цифровий перетворювач містить вхід аналогового сигналу, аналоговий комутатор, цифро-аналоговий перетворювач із ваговою надлишковістю, регістр послідовного наближення, першу схему порівняння, блок керування та вихід цифрового коду. Вхід аналогового сигналу з'єднано з входом аналогового комутатора. В перетворювач введено входи аналогових сигналів, диференційний підсилювач, другу схему порівняння, реверсивний фібоначієвий лічильник, цифровий комутатор та входи додатної і від'ємної опорних напруг. Входи аналогових сигналів з'єднано з відповідними входами аналогового комутатора, вихід якого з'єднано з першим входом диференційного підсилювача, другий вхід якого з'єднано з виходом цифро-аналогового перетворювача, а вихід з'єднано з першими входами першої і другої схем порівняння, другі входи яких з'єднано з входами відповідно додатної та від'ємної опорних напруг, а виходи з'єднано відповідно з першим і другим входами блока керування, вихід регістра послідовного наближення з'єднано з першим входом цифрового комутатора та входом реверсивного фібоначієвого лічильника, вихід якого з'єднано з другим входом цифрового комутатора, вихід якого з'єднано з входом цифро-аналогового перетворювача та виходом цифрового коду.



UA 140660 U

Корисна модель належить до імпульсної техніки та може бути використана для перетворення аналогових сигналів низьких частот у цифрові коди.

Відомо аналого-цифровий перетворювач [авторське свідоцтво СРСР № 911720, м. кл. Н03К 13/02, опубл. 07.03.1982, бюл. № 9], який містить вхідну шину, блок порівняння, блок керування, блок контролю, блок згортки коду, блок аналізу коду, цифро-аналоговий перетворювач, інформаційний вихід, контрольний вихід, причому перший вхід блока порівняння з'єднано з вхідною шиною, вихід блока порівняння з'єднано з першим входом блока керування та першим входом блока контролю, вихід якого з'єднано з контрольним виходом, перший, другий і третій виходи блока керування з'єднані відповідно з першим входом блока згортки коду, другим входом блока контролю та першим входом блока аналізу коду, вихід якого з'єднано з другим входом блока керування та другим входом блока згортки коду, вихід якого з'єднано з інформаційним виходом, другим входом блока аналізу коду та входом цифро-аналогового перетворення, вихід якого з'єднано з другим входом блока порівняння.

Недоліком даного пристрою є обмежені функціональні можливості через відсутність багатоканального аналого-цифрового перетворення сигналів низьких частот та низька швидкодія.

Як найближчий аналог вибрано аналого-цифровий перетворювач [патент України на корисну модель № 72248, МПК₈ Н03К 1/48, опубл. 10.08.2012, бюл. № 15], який містить вхід аналогового сигналу, схему порівняння в подальшому першу схему порівняння, блок керування, цифро-аналоговий перетворювач із ваговою надлишковістю, генератор калібрувального сигналу, аналоговий комутатор, регістр послідовного наближення, лічильник у двійковій системі числення, цифровий обчислювальний пристрій, блок постійної пам'яті та блок оперативної пам'яті, причому вхід аналогового сигналу з'єднано з першим входом аналогового комутатора, другий вхід якого з'єднано з генератором калібрувального сигналу, вихід аналогового комутатора з'єднано з першим входом першої схеми порівняння, другий вхід якої з'єднано з виходом цифро-аналогового перетворювача із ваговою надлишковістю, а вихід з'єднано з входом регістра послідовного наближення, а також прямим та реверсивним входами лічильника у двійковій системі числення, перший вхід цифро-аналогового перетворювача із ваговою надлишковістю з'єднано з першим виходом регістра послідовного наближення, другий вхід цифро-аналогового перетворювача із ваговою надлишковістю з'єднано з першим входом цифрового обчислювального пристрою, вихід лічильника у двійковій системі числення з'єднано з першим входом цифрового обчислювального пристрою, другий вихід регістра послідовного наближення з'єднано з другим входом цифрового обчислювального пристрою, третій вхід цифрового обчислювального пристрою з'єднано з виходом блока постійної пам'яті, четвертий вхід цифрового обчислювального пристрою з'єднано з виходом блока оперативної пам'яті, другий вихід цифрового обчислювального пристрою з'єднано з інформаційним виходом аналого-цифрового перетворювача, третій вихід цифрового обчислювального пристрою з'єднано з входом блока оперативної пам'яті.

Недоліком даного пристрою є обмежені функціональні можливості через відсутність багатоканального аналого-цифрового перетворення сигналів низьких частот та низька швидкість слідкувального перетворення через використання двійкового лічильника.

В основу корисної моделі поставлено задачу створення такого аналого-цифрового перетворювача, в якому за рахунок введення нових елементів та зв'язків організується режим багатоканального порозрядно-слідкувального врівноважування з ваговою надлишковістю, що приводить до розширення функціональних можливостей і підвищення швидкодії. При перемиканні каналів встановлюється режим порозрядного врівноважування, а у подальшому встановлюється режим слідкувального врівноважування.

Поставлена задача вирішується тим, що в аналого-цифровий перетворювач, який містить вхід аналогового сигналу, аналоговий комутатор, цифро-аналоговий перетворювач із ваговою надлишковістю, регістр послідовного наближення, першу схему порівняння, блок керування та вихід цифрового коду, причому вхід аналогового сигналу з'єднано з входом аналогового комутатора, згідно з корисною моделлю, введено входи аналогових сигналів, диференційний підсилювач, другу схему порівняння, реверсивний фібоначієвий лічильник, цифровий комутатор та входи додатної і від'ємної опорних напруг, причому додаткові входи аналогових сигналів з'єднано з відповідними входами аналогового комутатора, вихід якого з'єднано з першим входом диференційного підсилювача, другий вхід якого з'єднано з виходом цифро-аналогового перетворювача, а вихід з'єднано з першими входами першої і другої схем порівняння, другі входи яких з'єднано з входами відповідно додатної та від'ємної опорних напруг, а виходи з'єднано відповідно з першим і другим входами блока керування, вихід регістра послідовного наближення з'єднано з першим входом цифрового комутатора та входом реверсивного

фібоначієвого лічильника, вихід якого з'єднано з другим входом цифрового комутатора, вихід якого з'єднано з входом цифро-аналогового перетворювача та виходом цифрового коду.

На кресленні зображено схему аналого-цифрового перетворювача.

Аналого-цифровий перетворювач містить реєстр 1 послідовного наближення, реверсивний
5 фібоначієвий лічильник 2, аналоговий комутатор 3, цифровий комутатор 4, цифро-аналоговий
перетворювач 5 із ваговою надлишковістю, диференційний підсилювач 6, першу схему 7
порівняння, другу схему 8 порівняння, блок 9 керування, входи 10 аналогових сигналів, входи
додатної 11 і від'ємної 12 опорних напруг та вихід 13 цифрового коду, причому входи 10
10 аналогового сигналу з'єднано з входами аналогового комутатора 3, вихід якого з'єднано з
першим входом диференційного підсилювача 6, другий вхід якого з'єднано з виходом цифро-
аналогового перетворювача 5 із ваговою надлишковістю, а вихід з'єднано з першими входами
першої і другої схем 7, 8 порівняння, другі входи яких з'єднано з входами відповідно додатної 11
та від'ємної 12 опорних напруг, а виходи з'єднано відповідно з першим і другим входами блока 9
15 керування, вихід реєстра 1 послідовного наближення з'єднано з першим входом цифрового
комутатора 4 та входом реверсивного фібоначієвого лічильника 2, вихід якого з'єднано з другим
входом цифрового комутатора 4, вихід якого з'єднано з входом цифро-аналогового
перетворювача 5 із ваговою надлишковістю та виходом 13 цифрового коду.

Аналого-цифровий перетворювач працює таким чином. На реєстр 1 послідовного
наближення можуть надходити два керуючих сигнали: сигнал скидання реєстра і сигнал
20 скидання чергового розряду. На реверсивний фібоначієвий лічильник 2 можуть надходити три
керуючих сигнали: сигнал записування коду, сигнал додавання одиниці і сигнал віднімання
одиниці. На цифровий комутатор 4 може надходити керуючий сигнал, що перемикає на його
вихід код з реєстра 1 послідовного наближення або код з реверсивного фібоначієвого
лічильника 2. На аналоговий комутатор 3 можуть надходити керуючі сигнали, що перемикають
25 на його вихід заданий аналоговий сигнал 10. На початку роботи блок 9 керування перемикає на
вихід аналогового комутатора 3 заданий сигнал із входу аналогових сигналів 10 і встановлює у
пристрої режим порозрядного врівноваження. При цьому сигнал з виходу аналогового
комутатора 3 надходить на перший вхід диференційного підсилювача 6. Крім того, блок 9
керування встановлює в початковий стан реєстр 1 послідовного наближення і встановлює
30 цифровий комутатор 4 в режим комутації коду з реєстра 1 послідовного наближення. Під час
роботи реєстра 1 послідовного наближення в ньому послідовно, починаючи зі старшого,
встановлюються в одиничний стан розряди. Код з реєстра 1 послідовного наближення
надходить на вихід 13 цифрового коду та у цифро-аналоговий перетворювач 5 із ваговою
надлишковістю, аналоговий сигнал з якого надходить на другий вхід диференційного
35 підсилювача 6, з виходу якого аналоговий сигнал, що дорівнює різниці між сигналом з виходу
аналогового комутатора 3 і сигналом з виходу цифро-аналогового перетворювача 5 із ваговою
надлишковістю, надходить на перші входи першої 7 і другої 8 схем порівняння, на другі входи
яких подано відповідно додатна 11 та від'ємна 12 опорні напруги з абсолютним значенням, що
дорівнює половині одиниці молодшого розряду. Кожна із першої 7 і другої 8 схем порівняння
40 виробляє одиничний сигнал, якщо аналоговий сигнал на першому її вході не менший за
абсолютним значенням від величини відповідної опорної напруги 11,12. На кожному такті у
циклі порозрядного врівноваження блок 9 керування аналізує сигнал з виходу першої схеми 7
порівняння. Якщо цей сигнал дорівнює одиниці, то черговий розряд реєстра 1 послідовного
наближення залишається в одиничному стані, в іншому разі він встановлюється в нуль. Після
45 завершення циклу порозрядного врівноваження у разі, якщо не було перемикавання на інший
канал, пристрій переходить у режим слідувального врівноваження. В режимі слідувального
врівноваження використовується відомий реверсивний фібоначієвий лічильник [патент на
корисну модель № 109080 МПК(2016.01) Н03К 23/00, Н03М 7/00 опубл. 10.08.2016, бюл. № 15],
який має високу швидкодію. У даному режимі блок 9 керування переписує код з реєстра 1
50 послідовного наближення в реверсивний фібоначієвий лічильник 2 і встановлює цифровий
комутатор 4 в режим комутації коду з виходу лічильника 2 на вхід цифро-аналогового
перетворювача 5 із ваговою надлишковістю. Значення різниці між сигналом з аналогового
комутатора 3 і сигналом з цифро-аналогового перетворювача 5 через диференційний
підсилювач надходить на першу 7 і другу 8 схеми порівняння. Якщо одиничний сигнал
55 з'являється на виході першої схеми 7 порівняння то блок керування 9 встановлює режим
додавання у реверсивному фібоначієвому лічильнику 2. Якщо ж одиничний сигнал з'являється
на виході другої схеми 8 порівняння то блок керування 9 встановлює режим віднімання у
реверсивному фібоначієвому лічильнику 2.

Запропонований пристрій реалізує багатоканальне аналого-цифрове перетворення таким
60 чином, що при перемиканні каналів виконується порозрядне врівноваження, а у подальшому

виконується слідкувальне врівноваження з використанням швидкодіючого реверсивного фібоначієвого лічильника, що підтверджує вирішення поставленої задачі.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ


5

Аналого-цифровий перетворювач, що містить вхід аналогового сигналу, аналоговий комутатор, цифро-аналоговий перетворювач із ваговою надлишковістю, регістр послідовного наближення, першу схему порівняння, блок керування та вихід цифрового коду, причому вхід аналогового сигналу з'єднано з входом аналогового комутатора, який **відрізняється** тим, що в нього введено входи аналогових сигналів, диференційний підсилювач, другу схему порівняння, реверсивний фібоначієвий лічильник, цифровий комутатор та входи додатної і від'ємної опорних напруг, причому входи аналогових сигналів з'єднано з відповідними входами аналогового комутатора, вихід якого з'єднано з першим входом диференційного підсилювача, другий вхід якого з'єднано з виходом цифро-аналогового перетворювача, а вихід з'єднано з першими входами першої і другої схем порівняння, другі входи яких з'єднано з входами відповідно додатної та від'ємної опорних напруг, а виходи з'єднано відповідно з першим і другим входами блока керування, вихід регістра послідовного наближення з'єднано з першим входом цифрового комутатора та входом реверсивного фібоначієвого лічильника, вихід якого з'єднано з другим входом цифрового комутатора, вихід якого з'єднано з входом цифро-аналогового перетворювача та виходом цифрового коду.

10

15

20



Комп'ютерна верстка В. Мацело

Міністерство розвитку економіки, торгівлі та сільського господарства України,
вул. М. Грушевського, 12/2, м. Київ, 01008, Україна

ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601