




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1179533 A

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

604 Н 03 М 1/26



ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 3684369/24-24
(22) 04.01.84
(46) 15.09.85. Бюл. № 34
(72) А.П.Стахов, А.Д.Азаров,
В.И.Моисеев и В.Я.Стейскай
(53) 681.325(088.8)
(56) Валакай В.Г. и др. Интеграль-
ные схемы аналого-цифровых и цифро-
аналоговых преобразователей. М.,
"Энергия", 1978, рис. 1-13, с. 45.
Гитис Э.И. Преобразователи инфор-
мации для электронных цифровых вычис-
лительных устройств. М., "Энергия",
1975, рис. 7-7а, с. 298.
(54)(57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБ-
РАЗОВАТЕЛЬ, содержащий блок сравне-
ния, блок управления, первый ре-
гистр, блок цифроаналогового преоб-
разования, выход которого подключен
к первому входу блока сравнения,
второй вход которого является вход-
нойшиной устройства, а выход под-
ключен к первому входу блока управ-
ления, второй вход которого подключен
к шине запуска, а первые выходные
шины подключены к соответствую-
щим входам первого регистра, выходы
которого являются выходными шинами
устройства, отличаясь тем, что, с целью повышения быстро-
действия, в него введен блок эле-
ментов ИЛИ, второй регистр, постоян-
ное запоминающее устройство, выходы
которого подключены к соответствую-
щим информационным входам второго
регистра, управляющие входы которого
подключены к соответствующим вторым
выходным шинам блока управления,

а выходы - к соответствующим первым
входам блока элементов ИЛИ, выходы
которого подключены к соответствую-
щим входам блока цифроаналогового
преобразователя, а другие входы -
к соответствующим выходам первого
регистра.

2. Преобразователь по п. 1, отличающийся тем, что блок
управления выполнен на генераторе так-
товых импульсов, п RS-триггерах, ре-
гистре сдвига, $(n+1)$ элементах И,
первые входы п из которых объедине-
ны и являются первым входом блока
управления, вторые входы подключены
к соответствующим И выходам регистра
сдвига, выход первого элемента И
подключен к R-входу первого RS-триг-
гера, а выходы $(n-1)$ элементов И -
к соответствующим первым R-входам
соответствующих $(n-1)$ RS-триггеров,
вторые R-входы которых, первый вход
регистра сдвига и S-вход первого
триггера объединены и являются вто-
рым входом блока управления, S-вхо-
ды $(n-1)$ RS-триггеров подключены к
соответствующим выходам регистра
сдвига, выходы п RS-триггеров являют-
ся первыми выходными шинами блока
управления, при этом $(n+1)$ выход
регистра сдвига подключен к инверсно-
му входу элемента И, прямой вход
которого подключен к выходу генера-
тора тактовых импульсов, а выход -
к второму входу регистра сдвига,
первый выход которого и выход $(n+1)$
элемента И являются вторыми выходными
шинами блока управления.

(19) SU (11) 1179533 A

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Цель изобретения - повышение быстродействия аналогово-цифрового преобразователя.

На чертеже приведена структурная схема аналогово-цифрового преобразователя.

Аналогово-цифровой преобразователь содержит входную шину 1, блок 2 сравнения, блок 3 цифроаналогового преобразования, первый регистр 4, блок 5 управления, второй регистр 6, блок 7 элементов ИЛИ, постоянное запоминающее устройство 8 и выходные шины 9.

Выход блока 3 подключен к первому входу блока 2, второй вход которого является входной шиной 1 преобразователя, а выход подключен к первому входу блока 5 управления, второй вход которого подключен к шине запуска, первые выходные шины подключены к соответствующим входам первого регистра 4, а вторые выходные шины блока 5 подключены к управляющим входам второго регистра 6 информационные входы которого подключены к соответствующим выходам постоянного запоминающего устройства 8, а выходы - к соответствующим первым входам блока 7, выходы которого подключены к соответствующим входам блока 3, а вторые входы - к соответствующим выходам первого регистра 4, которые являются выходными шинами устройства.

Блок 5 управления содержит п RS-триггеров $10_1 - 10_{n_1}$ (n+1) элементов I 11₁ - I 11_{n_1}, регистр 12 сдвига и генератор 13 тактовых импульсов.

Блок 3 цифроанalogового преобразования (ЦАП) должен быть построен на основе избыточных измерительных кодов, к которым относятся р-коды Фибоначчи, коды "золотой" р-пропорции, а также обобщенные коды Фибоначчи.

Для аналогово-цифровых преобразователей, содержащих в цепи обратной связи ЦАП, построенный на основе избыточных измерительных кодов, появление ошибок кодирования типа "Неправильное выключение разряда" не вызывает недоуровнешивания

входного сигнала $A_{\text{вх}}$ компенсирующим сигналом A_k .

Для исключения при аналогово-цифровом преобразовании ошибки кодирования типа "Неправильное включение разряда", в процессе уравновешивания $A_{\text{вх}}$ сигналом A_k вводят асимметрию, заключающуюся в том, что на каждом ℓ -м такте поразрядного кодирования одновременно с ℓ -м разрядом с весом Q_ℓ включают в общем случае группу некоторых младших разрядов, имеющих суммарный вес $\Delta Q_{\text{доп}}$. Значение $\Delta Q_{\text{доп}}$ определяется по формуле:

$$\Delta Q_{\text{доп}} = \frac{\sum_{i=1}^{\ell} Q_i - Q_\ell + 1}{2}$$

На основании значений $\Delta Q_{\text{доп}}$ синтезируется код $K_{\text{доп}}$ младших разрядов, который при изготовлении устройства заносится в постоянное запоминающее устройство 8. Если отношение α между весом разрядов используемого кода является числом постоянным, то для формирования в процессе уравновешивания на каждом последующем j -м такте кодовой комбинации K_j осуществляется сдвиг исходной кодовой комбинации K_{j-1} на один разряд вправо.

Совместное включение ℓ -го и группы некоторых младших разрядов приводит к тому, что действительный вес ℓ -го разряда увеличивается. При этом если разность $\Delta A = A_{\text{вх}} - A_k$ в конце предыдущего такта уравновешивания близка к значению ℓ -го разряда, то в текущем такте блок сравнения формирует логический сигнал, вызывающий включение ℓ -го разряда, и дальнейшее уравновешивание ведется разрядами с номерами, меньшими ℓ . Таким образом, исключаются ошибки кодирования типа "Неправильное включение разряда".

При преобразовании входной аналоговой величин в код аналогового-цифровым преобразователем, содержащим ЦАП, построенный на основе неизбыточного двоичного кода, такая асимметрия процесса уравновешивания принципиально невозможна. В этом случае ошибка кодирования типа "Неправильное выключение разряда" приводит к тому, что входную аналоговую величину $A_{\text{вх}}$ нельзя уравновесить сигналом A_k с точностью до младшего разряда ЦАП. Поэтому результат преобразования $A_{\text{вх}}$ в цифровой эквивалент

$K_{\text{вы}}$ неверен. Если ЦАП аналогово-цифрового преобразователя реализовать на основе избыточного измерительного кода, появляется возможность осуществить правильное аналогово-цифровое преобразование при ошибках кодирования типа "Неправильное включение разрядов". Введение асимметрии в процесс уравновешивания позволяет исключить ошибки кодирования типа "Неправильное включение разряда".

Данные обстоятельства позволяют значительно уменьшить время каждого j -го такта поразрядного кодирования. При этом на каждом такте уравновешивания нет необходимости осуществлять точное, например до половины младшего разряда, сравнение входного $A_{\text{вх}}$ и компенсирующего A_k аналоговых сигналов. Достаточно на один такт поразрядного уравновешивания отводить время, необходимое для установления переходных процессов в ЦАП и блоке сравнения с погрешностью δQ . Значение δQ зависит от избыточности кода, на основании которого построен ЦАП, и определяется по формуле:

$$\delta Q = 2\alpha^{-1} - 1,$$

где α – отношение между соседними членами кода, на основании которого построен ЦАП.

Для числа Фибоначчи при $r = 1$, например, ($\alpha^{-1} = 0,61803, \dots$) погрешность δQ равна $\delta Q = 23,6\%$.

Устройство работает следующим образом.

На первом такте преобразования входной аналоговой величины $A_{\text{вх}}$ в код $K_{\text{вы}}$ по сигналу блока 15 управления устанавливается в единичное состояние старший разряд первого регистра 4, а во второй регистр 6 из постоянного запоминающего устройства 8 записывается кодовая комбинация $K_{\text{доп}_1}$. Через блок 7 элементов ИЛИ кодовые комбинации K_{11} и $K_{\text{доп}_1}$ с выходов первого и второго регистров соответственно поступают на вход блока 3, на выходе которого появляется 50 компенсирующий аналоговый сигнал

$A_{k_1} = (Q_{k-1} + Q_{\text{доп}_1}),$
где Q_{k-1} – вес старшего разряда блока 3.

Сравнение компенсирующего сигнала A_{k_1} и входного аналогового сигнала $A_{\text{вх}}$ производится при помощи блока 2 сравнения, при этом выходной сиг-

нал Y_1 этого блока подчиняется следующему соотношению:

$$Y_1 \in \{0, 1\} = \begin{cases} 0, & \text{если } A_{\text{вх}} < A_{k_1}; \\ 1, & \text{если } A_{\text{вх}} \geq A_{k_1}. \end{cases}$$

При этом если на первом такте уравновешивания $Y_1 = 0$, то старший разряд первого регистра 4 устанавливается в нулевое состояние, если $Y_1 = 1$, то он остается в единичном состоянии.

На втором такте аналогово-цифрового преобразования по сигналу блока 5 управления содержимое второго регистра 6 сдвигается на один разряд вправо, в результате чего на выходе регистра 6 появляется кодовая комбинация $K_{\text{доп}_2}$. Одновременно устанавливается в единичное состояние следующий за старшим разряд в первом регистре 4. При этом на выходе блока 3 ЦАП появляется компенсирующий сигнал A_{k_2} . В результате сравнения входного $A_{\text{вх}}$ и компенсирующего A_{k_2} аналоговых сигналов данный разряд либо устанавливается в нулевое состояние ($Y_2 = 0$), либо остается в единичном состоянии ($Y_2 = 1$).

Устройство на любом j -м такте 30 работает аналогично.

Работа устройства заканчивается на $(n+1)$ -м такте поразрядного кодирования. При этом входной аналоговый сигнал $A_{\text{вх}}$ уравновешен компенсирующим сигналом блока 3 ЦАП A_k с точностью до единицы младшего (нулевого) разряда блока 3 ЦАП и на выходнойшине 9 появляется код $K_{\text{вы}}$, являющийся цифровым эквивалентом входного аналогового сигнала $A_{\text{вх}}$.

При реализации ЦАП на основе избыточных измерительных кодов появляется возможность увеличить быстродействие аналогово-цифрового преобразователя несмотря на увеличение количества тактов преобразования, вызванного увеличением количества разрядов для избыточного измерительного кода по сравнению с двоичным кодом. Коэффициент увеличения быстродействия γ_S в общем случае определяется по формуле:

$$\gamma_S = \frac{t_{T_A}}{t_{T_X} \cdot \delta_{\text{доп}}} \geq$$

где t_{T_2} — длительность такта поразрядного кодирования двоичного АШП;

t_{T_m} — длительность такта поразрядного кодирования АШП, построенного на основе избыточных кодов;

$\gamma_{\text{на}}$ — коэффициент удлинения разрядной сетки.

Причем


$$(n_2+1) n_2 \lg n_2$$

$$t_{T_2} = \frac{\lg 2}{\lg(2\alpha^{-1} + 2^{-(n_2+1)})} [(n_2-1) \lg 2 / \lg \alpha + 1]$$

где n_2 — количество разрядов двоичного ЦАП.

Зависимость $\gamma_{\text{на}}$ от n_2 при $\alpha = 10 = 1,618 \dots$ показана в таблице.

n_2	6	7	8	9	10	11	12	13	14	15	16
$\gamma_{\text{на}}$	2,51	2,82	3,13	3,46	3,78	4,11	4,44	4,78	5,11	5,44	5,77



Составитель В.Першиков

Редактор К. Волощук

Техред А. Бабинец Корректор Л. Пилипенко

Заказ 5695/60

Тираж 872

Подписьное

ВНИИПТИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ПШ "Патент", г. Ужгород, ул. Проектная, 4