Методи та пристрої оцінювання бітових помилок у промислових комп’ютерних системах

Abstract

В дисертаційні роботі викладено результати досліджень щодо підвищення точності оцінювання ПБП на фоні одиничних адитивних помилок. Позиційний метод оцінювання довжин і позицій вставок/випадань бітів, який, на відміну від існуючих, базується на обчисленні різниці двох позицій синхросимволів в етало- нній і прийнятій псевдовипадковій рекурсивній послідовності, дозволяє підвищити точність оцінювання ПБП на фоні одиничних адитивних помилок. Метод перестановки ВПС, який, на відміну від існуючих, передбачає здійснення перестановки елементів черги в кожний момент часу, лише на базі вхідного та вихідного елементів дозволяє за допомогою послідовної реалізації обчислювальних процесів підвищити точність оцінювання ПБП і забезпечує меншу апаратну складність пристрою, побудованого на базі позиційного методу. Розробка цих методів дозволила майже на порядок зменшити апаратну складність кінцевих пристроїв виявлення та оцінювання ПБП. Удосконалено кореляційний метод паралельної обробки коефіцієнтів взаємної кореляції, який, на відміну від існуючих, базується на застосуванні пірамідальної згортки значень коефіцієнтів взаємної кореляції, що дало можливість підвищити точність оцінювання бітових помилок і швидкодію пристрою, достатню для знаходження ПБП у режимі реального часу з великою роздільною здатністю. На базі запропонованих методів розроблені алгоритми, структурні схеми пристроїв оцінювання ПБП та їх програмна реалізація у промислових комп’ютерних системах.

В диссертационной работе предложены методы и устройства, которые, в отличие от известных, позволяют выявлять и оценивать битовые ошибки с большой точностью (погрешность не превышает 1–3%). Предложенный позиционный метод выявления позиций и оценивания длин вставок/выпадений битов, который, в отличие от существующих, базируется на вычислении разности двух позиций синхросимволов, в эталонной и принятой псевдослучайной рекурсивной последовательности даёт возможность повысить точность оценивания параметров битовых ошибок (ПБО) на фоне единичных аддитивных ошибок. Разработанный метод перестановки относительных позиций синхросимволов по частоте их появления, который, в отличие от существующих, предусматривает осуществление перестановки элементов очереди в каждый момент времени, только на базе входящего и исходящего элементов, что позволяет на базе последовательной реализации вычислительных процессов повысить точность оценивания битовых ошибок и уменьшить аппаратную сложность устройства, построенного на базе позиционного метода. Разработка этих методов позволила почти на порядок уменьшить аппаратную сложность конечных устройств обнаружения и оценки битовых ошибок.

The thesis presents the results of research to improve the accuracy estimation of parameters bit errors (PBE) on the background of single additive errors. Position method of evaluation lengths and positions insertions/deletions bits fall out that, unlike the existing ones, based on a calculation of the difference in the two positions synchrosymbol reference and adopted pseudo-recursive sequences can increase the accuracy of PBE assessment against the background of single additive errors. Method rearrangement relative position synchrosymbols by the frequency of their occurrence, which, unlike the existing ones, involves a rearrangement of elements of the queue at any one time, only on the basis of the input and output elements allows using consistent implementation of computational processes to increase the accuracy of the evaluation PBE and provides less hardware complexity device, built on the basis of positional method. The development of these methods allows almost order to reduce hardware complexity endpoints detection and estimation of parameters bit errors. Improved correlation method of parallel processing coefficients of cross-correlation, which, unlike the existing ones, based on the use of pyramidal convolution coefficients cross correlation, making it possible to increase the accuracy of estimation of bit errors and speed required to find parameters of bit errors in real time with high-resolution ability. Based on the proposed methods algorithms, flow diagrams device estimation of parameters bit errors and their software implementation in industrial computer systems.