Обчислювальний пристрій

Abstract

Обчислювальний пристрій містить два лічильники, перший з яких підключений лічильним входом до виходу першого елемента І, а виходами - до першої групи входів блока порівняння кодів, з'єднаного другою групою входів з виходами другого лічильника, а виходом - з першим входом першого елемента АБО, другий вхід якого через одновібратор підключений до шини вводу першого часово-імпульсного сигналу та до першого входу першого елемента І, причому в нього додатково введені блок обчислення суми і різниці, що містить n груп по n елементів I та дві групи по (n-1) елементів АБО, причому кожний і-й елемент І кожної j-ї групи елементів (і=1,n, j=1,n) підключений першим входом до 7-го входу першої групи входів блока обчислення суми і різниці, а другим входом - до j-го входу другої групи входів блока обчислення суми і різниці, вихід першого елемента I першої групи з'єднаний з виходом n-го розряду коду різниці блока обчислення суми і різниці, вихід n-го елемента I першої групи підключений до виходу першого розряду коду суми блока обчислення суми і різниці.

Предлагаемое вычислительное устройство содержит два счетчика импульсов, устройство сравнения двоичных кодов, логический элемент ИЛИ, логический элемент И, одновибратор и, дополнительно, суммирующе-вычитающее устройство. Счетный вход первого счетчика соединен с выходом логического элемента И, а выходы соединены с соответствующими входами первой группы входов устройства сравнения кодов. Входы второй группы входов устройства сравнения кодов соединены с соответствующими выходами второго счетчика, а выход соединен с первым входом логического элемента ИЛИ. Второй вход логического элемента ИЛИ соединен через одновибратор с входом устройства, предназначенным для ввода сигнала с времяимпульсной модуляцией, и первым входом логического элемента И. Суммирующе-вычитающее устройство содержит n групп логических элементов И, по n элементов в каждой группе, и две группы логических элементов ИЛИ, по (n-1) элементов в каждой группе. Первый вход каждого i-го элемента каждой j-ой группы логических элементов И (і = 1,n; j = 1,n) соединен с седьмым входом первой группы входов суммирующе-вычитающего устройства, а второй вход соединен с j-ым входом второй группы входов суммирующе-вычитающего устройства. Выход первого элемента первой группы логических элементов И соединен с выходом для n-го разряда кода разности в суммирующе-вычитающем устройстве. Выход n-го элемента первой группы логических элементов И соединен с выходом для первого разряда кода суммы в суммирующе-вычитающем устройстве.

The proposed computing device contains two pulse counters, a binary code comparator, an OR logic element, an AND logic element, a monostable multivibrator, and additionally, an adder-subtractor. The counting input of the first counter is connected to the output of the AND logic element, and the outputs are connected to the corresponding inputs of the first group of the inputs of the binary code comparator. The inputs of the second group of the inputs of the binary code comparator are connected with the corresponding outputs of the second counter, and the output is connected to the first input of the OR logic element. The second input of the OR logic element is connected via the monostable multivibrator to the input of the device that is designed for entering a pulse-time-modulated signal and the first input of the AND logic element. The adder-subtractor contains n groups of AND logic elements, with n elements in each group, and two groups of OR logic elements, with (n-1) elements in each group. The first input of the i-th element of each j-th group of the AND logic elements (і = 1,n; j = 1,n) is connected to the seventh input of the first group of the inputs of the adder-subtractor, and the second input is connected to the j-th input of the second group of the second group of the inputs of the adder-subtractor. The output of the first element of the first group of the AND logic elements is connected to the n-bit output for the difference code of the adder-subtractor. The output of the n-th element of the first group of the AND logic elements is connected to the 1-bit output for the sum code of the adder-subtractor.