Пристрої аналого-цифрового перетворення з коригуванням динамічних похибок

Abstract

Дисертацію присвячено розробці методів підвищення роздільної здатності пристроїв аналого-цифрового перетворення за рахунок коригування динамічних похибок, що виникають при перетворенні широкого класу сигналів у комп’ютерних системах. Запропоновано новий метод коригування динамічних похибок АЦП, який на відміну від відомих передбачає коригування результатів аналого-цифрового перетворення у фазовій площині, при цьому на кожному кроці квантування враховуються не лише інерційні властивості АЦП, але й і швидкість змінювання вхідного сигналу, що дає можливість підвищити роздільну здатність пристроїв аналого-цифрового перетворення. Вперше запропоновано як тестовий для калібрування АЦП двотональний сигнал зі зміщенням, який на відміну від однотональних сигналів, дає можливість усунути вплив статичних похибок АЦП на оцінки динамічних похибок, а також підвищити адекватність процесу калібрування базового АЦП, результати якого можна поширювати на широкий клас вхідних сигналів пристрою аналого-цифрового перетворення. Запропоновано новий метод коригування похибок лінійності АЦП при перетворенні високочастотних сигналів, який на відміну від існуючих базується при калібруванні на оцінюванні спотворень функції розподілу вхідного тестового сигналу, що дає можливість повніше оцінити динамічні властивості контрольованого АЦП, а це створює умови для підвищення роздільної здатності АЦП у режимі коригування. Розроблено інженерну методику побудови пристроїв аналого-цифрового перетворення з коригуванням динамічних похибок, на базі якої розроблено структури пристроїв аналого-цифрового перетворення та алгоритми калібрування базових АЦП.

Диссертация посвящена разработке методов повышения разрешающей способности устройств аналого-цифрового преобразования за счет корректировки динамических погрешностей, которые возникают при преобразовании широкого класса сигналов в компьютерных системах. Предложено новый метод корректировки динамических погрешностей АЦП, который в отличие от существующих предусматривает корректировку результатов аналого-цифрового преобразования в фазовой плоскости, при этом на каждом шаге квантования учитываются не только инерционные свойства АЦП, но и скорость изменения входного сигнала, что дает возможность повысить разрешающую способность устройств аналого-цифрового преобразования. Впервые предложено как тестовый для калибровки АЦП двухтональный сигнал со смещением, который в отличие от однотональных сигналов, дает возможность устранить влияние существующих статических погрешностей АЦП на оценки динамических погрешностей, а также повысить адекватность процесса калибрования базового АЦП, результаты которого можно расширять на широкий класс входных сигналов устройства аналого-цифрового преобразования. Предложено новый метод корректировки погрешностей линейности АЦП при преобразовании высокочастотных сигналов, который в отличие от существующих базируется на оценке искажений функции распределения входного тестового сигнала, что дает возможность лучше оценить динамические свойства контролируемого АЦП, а это создает условия для повышения разрешающей способности АЦП в режиме корректировки. Разработано инженерную методику построения устройств аналого-цифрового преобразования с корректировкой динамических погрешностей, на базе которой разработаны структуры устройств аналого-цифрового преобразования и алгоритмы калибровки базовых АЦП.

The new method of the ADC dynamic error correction was suggested. This method as opposed to known provides the correction of the analog-to-digital conversion results in the phase plane, and not only inertia but also rate of the input signal is took into consideration on each quantization step, this enables to raise the resolution of the analog-to-digital conversion devices. For the first time the bi-tone signal with shift, which as opposed to the one-tone signals enables to eliminate the influence of the static ADC errors on the estimation of the dynamic error and to raise the adequacy of the calibration procedure of the basic ADC, results of which can be spread on the wide class of the input signals of the analog-to-digital conversion devices is suggested as test impact for ADC calibration. At the same time bi-tone test impacts can be easy implemented by means of existing certified generators of the harmonic signals or frequency synthesizers. The analytic forms for the estimation of ADC effective number of bits were given further development, this makes possible to perform the estimation of the resolution of the ADC with phase-plane correction. It is shown that phase-plane correction allows increasing the effective number of bits by 2.0 ÷ 2.5 bits depend on the input signal level and dynamic error value that results in increasing the resolution of the analog-to-digital conversion devices. The generalized criterion of ADC quality – energy factor, which defines its efficiency in the dynamic mode taking into consideration such ADC parameters as performance and resolution, was suggested. Analyze of ADC effective number of bits and energy factor which was made confirmed the high efficiency of the method of the phase-plane correction of the ADC dynamic errors. The new method of ADC linearity error correction under conversion of the high-frequency signals which is based on estimation of the distortion of the distribution function of the input signal under calibration in opposed to known ones was suggested, that makes possible to estimate dynamic characteristics of controlled ADC fuller and it creates conditions to increase ADC resolution in the correction mode. The four-tone signal as most optimal type of the test impact which uses under statistic correction of the ADC linearity errors under conversion of the high-frequency signals was suggested for the first time. Analyze of the statistical conditions of this test signal is proved that it makes possible to ensure ADC functional modes, which are the adequate to actual on the one part, and on the other part – it is simply realized using wide nomenclature of the standard signal generators. Analyze of the boundary resolution of the suggested statistical method of the linearity error correction was done. The analytic forms of the effective number of bits losses dependence on differential nonlinearity and normalized dynamic error which was given corroborate that statistical method of the ADC linearity error correction makes possible to increase effective number of bits by 1.5 ÷ 4.5 bits depend on level of the distortion of the conversion characteristic of the basic ADC. Engineering methodology of the analog-to-digital conversion devices with dynamic errors correction building was developed, based on it structures of the analog-to-digital conversion devices and algorithms of the basic ADC calibration was developed. It is shown that developed methodology makes possible to reduce specific redundancy of the LSI in the analog-to-digital conversion devices, because majority of the ADC blocks are used both in the calibration stage and in the work stage. The computer simulation on the circuit scheme level and experimental investigations of the operating mockups of the 10-bits and 12-bits analog-to-digital conversion devices with 20 MHz and 10 MHz sampling rates respectively were done. Experimental investigations which was performed confirm the basic abstract theorems of the thesis. Comparison the results of the calculations of the dynamic parameters developed devices with experimental data which was given on the different mockups and under computer simulating, are corroborated the authenticity of the suggested methods and analytic forms in the thesis.