Асоціативні процесори з паралельно-послідовною обробкою даних

Abstract

Розробка асоціативної пам’яті та паралельних методів асоціативної обробки масивів даних дозволяє подолати обмеження адресного (послідовного) доступу до пам’яті та збільшити швидкодію необчислювальних операцій. Серед методів асоціативної обробки найбільше розповсюдження отримав метод обробки по розрядних зрізах (слайзах), тобто з одночасною обробкою однойменних розрядів усіх слів. В роботі проаналізовано відомі варіанти побудови асоціативних процесорів, базовим вузлом яких є асоціативна пам’ять. Обрано асоціативний процесор з паралельно-послідовним способом обробки елементів числового масиву. Запропоновано дві структури асоціативних процесорів з можливістю виконання операцій пошуку за ключем і пошуку мінімуму/максимуму у числовому масиві. У першому запропонованому варіанті в асоціативному процесорі для пошуку у масиві даних за ключем паралельно-послідовна обробка дозволяє зафіксувати співвідношення n операндів з ключем у вигляді бінарних ознак (=, ≠) в пам’яті результатів на тригерах. У другому запропонованому варіанті в асоціативному процесорі для пошуку екстремальних чисел розширення функціональних можливостей досягається за рахунок роботи в двох режимах: пошук мінімального або максимального числа у масиві n чисел. Особливістю таких процесорів є використання швидкої регістрової пам’яті на лічильниках та паралельної обробки без операції порівняння елементів числового масиву. В цьому випадку можна об’єднати функціональні можливості двох типів запропонованих асоціативних процесорів в одному асоціативному процесорі через подібність їх структурної організації та принципу обробки елементів числового масиву через використання операції декременту у регістровій пам’яті на лічильниках. Розраховано основні параметри запропонованих асоціативних процесорів. Виконано порівняльний аналіз відомих та запропонованих асоціативних процесорів за такими показниками, як апаратна складність та часові витрати. Значною перевагою запропонованих асоціативних процесорів є регулярність структури та менша кількість апаратних витрат. Виграш в апаратних витратах є важливим при реалізації асоціативних процесорів на перспективній елементній базі – ПЛІС.

Разработка ассоциативной памяти и параллельных методов ассоциативной обработки массивов данных позволяет преодолеть ограничения адресного (последовательного) доступа к памяти и увеличить быстродействие невычислительных операций. Среди методов ассоциативной обработки наибольшее распространение получил метод обработки по разрядным срезам (слайзам), то есть с одновременной обработкой одноименных разрядов всех слов. В работе проанализированы известные варианты построения ассоциативных процессоров, базовым узлом которых является ассоциативная память. Выбран ассоциативный процессор с параллельно-последовательным способом обработки элементов числового массива. Предложены две структуры ассоциативных процессоров с возможностью выполнения операций поиска по ключу и поиска минимума / максимума в числовом массиве. В первом предложенном варианте в ассоциативном процессоре для поиска в массиве данных по ключу параллельно-последовательная обработка позволяет зафиксировать соотношение n операндов с ключом в виде бинарных признаков (=, ≠) в памяти результатов на триггерах. Во втором предложенном варианте в ассоциативном процессоре для поиска экстремальных чисел расширение функциональных возможностей достигается за счет работы в двух режимах: поиск минимального или максимального числа в массиве n чисел. Особенностью таких процессоров является использование быстрой регистровой памяти на счетчиках и параллельной обработки без операции сравнения элементов числового массива. В этом случае можно объединить функциональные возможности двух типов предлагаемых ассоциативных процессоров в одном ассоциативном процессоре из-за сходства их структурной организации и принципа обработки элементов числового массива с использованием операции декремента в регистровой памяти на счетчиках. Рассчитаны основные параметры предложенных ассоциативных процессоров. Выполнен сравнительный анализ известных и предложенных ассоциативных процессоров по таким показателям, как аппаратная сложность и временные затраты. Значительным преимуществом предложенных ассоциативных процессоров является регулярность структуры и меньшее количество аппаратных затрат. Выигрыш в аппаратных затратах является важным при реализации ассоциативных процессоров на перспективной элементной базе - ПЛИС.

Development of associative memory and parallel methods of associative processing of numerical arrays allows to overcome the limitations of address (serial) access to memory and increase the speed of non-calculating operations. Among the methods of associative processing the most commonly used methods is processing method by bit cuts (slices), that is the simultaneous processing of the same names of bits of all words. In this paper the known variants of constructing associative processors, the base block of which is associative memory, is analyzed. An associative processor with a parallel-serial method of elements processing of a numerical array is selected. Two structures of associative processors with the ability to perform searches by key and search for a minimum / maximum in a numerical array are proposed. In the first proposed variant of the associative processor for the search by key in the numerical array, parallel-serial processing allows fixing the ratio of n operands with the key in the form of binary attributes (=, ≠) in the memory of the results on the triggers. In the second proposed version of the associative processor for search extreme numbers, the expansion of functionality is achieved by working in two modes: the search for a minimum or maximum number in an array of numbers. The feature of such processors is the using of fast register memory on counters and parallel processing without the operation of comparing elements of a numerical array. In this case, it`s possibly to combine the functionality of the two types of proposed associative processors in one associative processor due to the similarity of their structural organization and the principle of the elements processing of a numerical array using the operation of a decrement in the register memory on the counters. The basic parameters of the proposed associative processors are calculated. A comparative analysis of known and proposed associative processors is performed on indicators such as hardware complexity and time costs. A significant advantage of the proposed associative processor is the regularity of the structure and the smaller amount of hardware costs. The gain in hardware costs is important for the implementing of associative processor on promising element base - FPGA.