Синтез пристрою керування на базі R-автомата для асоціативного процесора
Author
Мартинюк, Т. Б.
Круківський, Б. І.
Богомолов, С. В.
Кузіна, А. О.
Martyniuk, T. B.
Krukivskyi, B. I.
Bohomolov, S. V.
Kuzina, A. O.
Date
2022Metadata
Show full item recordCollections
Abstract
В даній статті розглядається один з відомих варіантів синтезу пристроїв керування з “жорсткою” логікою. Такі пристрої керування забезпечують значну швидкість спрацювання у порівнянні з пристроями керування з програмованою логікою, але мають трудомісткий процес на етапах абстрактного та структурного синтезу мікропрограмного автомата (МПА) як базової моделі структури пристрою такого типу керування. Синтез МПА на базі зсувного регістра як R-автомата забезпечує компромісне рішення серед реалізацій МПА на базі паралельного регістра як Т-автомата або лічильника як СТ-автомата. Це пов’язано з навантаженням запам’ятовувальної частини МПА за рахунок зниження складності логічної частини МПА, а саме його комбінаційної схеми. Використання специфічного одиничного позиційного кодування станів МПА дозволяє значно спростити складний процес формування булевих функцій, що відповідають функціям збудження при структурному синтезі МПА. А це, у свою чергу, приводить до спро-щення комбінаційної частини МПА. Разом з тим, ускладнення запам’ятовувальної частини МПА на базі зсувного регістра приво-дить до збільшення його розрядності, не зменшуючи регулярності його структури. У статті запропоновано не стандартний підхід до синтезу пристрою керування та розроблено його функціональну схему. В результаті синтез на базі R - автомата структури при-строю керування для асоціативного процесора підтвердив перспективність такого варіанта синтезу МПА через спрощення процесу відповідного абстрактного та структурного синтезу. Це обумовлено нескладністю формування прямої та спрощеної структурних таблиць з використанням одиничного позиційного кодування станів МПА. Планується розміщення розробленої структури при-строю керування у програмованій логічній ІС (ПЛІС), що дозволить розмістити у ПЛІС весь ассоціативний процессор. Такий підхід забезпечить компактність організації та швидкодію спрацювання асоціативного процессора. This article discusses one of the well-known options for the synthesis of control devices with rigid logic. Such control devices provide a significant response speed compared to control devices with programmable logic, but they have a laborious process at the stages of abstract and structural synthesis of a microprogram automaton (MPA) as the basic structural model of this type of control device. Synthesis of an MPA based on a shift register as an R-automaton provides a compromise solution among the implementations of an MPA based on a parallel register as a T-automaton or a counter as a CT-automaton. This is due to the load on the memory of the MPA by reducing the com-plexity of the logical part of the MPA, namely its combinational scheme. The use of a specific single positional coding of the MPA states makes it possible to significantly simplify the complex process of the formation of Boolean functions corresponding to the excitation func-tions in the abstract synthesis of the MPA. And this, in turn, leads to a simplification of the combinational part of the MPA. At the same time, the complication of the memory part of the MPA based on the shift register leads to an increase in its bit rate without reducing the regularity of its structure. The article proposes a non-standard approach to the synthesis of a control device and develops its functional scheme. As a result, synthesis on the basis of the R - automaton of the control device structure for the associative processor confirmed the perspective of this version of MPA synthesis by simplifying the process of the corresponding abstract and structural synthesis. This is due to the simplicity of forming direct and simplified structural tables using single positional coding of MPA states. It is planned to place the developed structure of the control device in a programmable logic IC (FPGA), which will allow the placement of the entire associative processor in the FPGA. This approach will ensure the compactness of the organization and the speed of the associative processor.
URI:
http://ir.lib.vntu.edu.ua//handle/123456789/36532