• English
    • українська
  • українська 
    • English
    • українська
  • Увійти
Дивитися документ 
  • Головна
  • Патенти, авторські свідоцтва
  • Факультет інформаційних технологій та комп'ютерної інженерії
  • Дивитися документ
  • Головна
  • Патенти, авторські свідоцтва
  • Факультет інформаційних технологій та комп'ютерної інженерії
  • Дивитися документ
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Генератор компенсувального сигналу

Автор
Азаров, Олексій Дмитрович
Дудник, Олександр Вікторович
Кириленко, Дмитро Олегович
Азаров, Алексей Дмитриевич
Дудник, Александр Викторович
Кириленко, Дмитрий Олегович
Azarov, Oleksii Dmytrovych
Dudnyk, Oleksandr Viktorovych
Kyrylenko, Dmytro Olehovych
Дата
2012-07-10
Metadata
Показати повну інформацію
Collections
  • Факультет інформаційних технологій та комп'ютерної інженерії [439]
Анотації
Генератор компенсувального сигналу містить лічильник, блок пам′яті та цифро-аналоговий перетворювач, причому вхід лічильника є входом схеми, вихід блока пам'яті з'єднано з входом цифро-аналогового перетворювача, вихід якого є виходом схеми. Додатково введено цифрову схему порівняння та блок вибірки межових кодових комбінацій.
 
Генератор компенсирующего сигнала содержит счетчик, блок памяти и цифро-аналоговый преобразователь, причем вход счетчика является входом схемы, выход блока памяти соединен со входом цифро-аналогового преобразователя, выход которого является выходом схемы. Дополнительно введена цифровая схема сравнения и блок выборки межевых кодовых комбинаций.
 
A compensating signal generator comprises a counter, a memory unit and an analogue-to-digital converter, the counter input is the input of circuit, the output of memory unit is connected to the input of digital-to-analogue converter, which output is the output of circuit. Moreover, a comparison digital circuit, a block for boundary code combination selection are introduced.
 
URI:
http://ir.lib.vntu.edu.ua/handle/123456789/489
Відкрити
71304.pdf (185.5Kb)

Інституційний репозиторій

ГоловнаПошукДовідкаКонтактиПро нас

Ресурси

JetIQСайт бібліотекиСайт університетаЕлектронний каталог ВНТУ

Перегляд

Всі архівиСпільноти та колекціїЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOIЦя колекціяЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOI

Мій обліковий запис

ВхідРеєстрація

Статистика

View Usage Statistics

ISSN 2413-6360 | Головна | Відправити відгук | Довідка | Контакти | Про нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ