Пристрій для розпізнавання образів

Abstract

Пристрій для розпізнавання образів містить блок порогових елементів, блок зважування, обчислювальний блок, блок упорядкування навчальних сигналів, входи якого підключені до виходів блока порогових елементів, і блок формування цілочисельних ваг, входи якого з'єднані з відповідними виходами блока упорядкування навчальних сигналів, а виходи - з керуючими входами блока зважування. Пристрій також містить блок суматорів, входи якого з'єднані з відповідними виходами блока зважування, а виходи з'єднані з відповідними входами обчислювального блока і з другими входами блока формування цілочисельних ваг, входи блока зважування з'єднані з відповідними виходами блока порогових елементів, входи якого з'єднані з входами пристрою, виходи обчислювального блока є виходами пристрою, його вихід є виходом сигналу "Кінець" пристрою, а його входи є входами установлення в початковий стан та синхронізації пристрою, крім того, обчислювальний блок містить m лічильників, де m - кількість класів, m елементів І першої групи, m елементів І другої групи, m елементів HI групи, елементи І, АБО, HI, m RS-тригерів, причому входи віднімання лічильників з'єднані відповідно з виходами елементів І першої групи, перший вхід елемента І з'єднаний з входом синхронізації пристрою, а його другий вхід підключений до виходу елемента АБО і до других входів елементів І другої групи, виходи яких з'єднані відповідно з R-входами RS-тригерів, вихід елемента І з'єднаний з першими входами елементів І першої групи, а виходи елементів HI групи з'єднані з першими входами елементів І другої групи відповідно, інформаційні входи лічильників з'єднані відповідно з входами обчислювального блока, інверсні виходи ознаки нуля лічильників підключені відповідно до других входів елементів І першої групи, входів елементів HI групи, а також з'єднані з відповідними входами елемента АБО, вхід елемента HI з'єднаний з виходом елемента АБО, а його вихід є виходом сигналу "Кінець" пристрою, вхід установлення в початковий стан пристрою з'єднаний з входами скиду лічильників, а також з S-входами RS-тригерів, прямі виходи яких є виходами обчислювального блока.

Устройство для распознавания образов содержит блок пороговых элементов, блок взвешивания, вычислительный блок, блок упорядочения учебных сигналов, входы которого подключены к входам блока пороговых элементов, и блок формирования целочисленных весов, входы которого соединены с соответствующими выходами блока упорядочения учебных сигналов, а выходы – с управляющими входами блока взвешивания. Устройство также содержит блок сумматоров, входы которого соединены с соответствующими выходами блока взвешивания, а выходы соединены с соответствующими входами вычислительного блока и со вторыми входами формирования целочисленных весов, входы блока взвешивания соединены с соответствующими выходами блока пороговых элементов, входы которого соединены с входами устройства, выходы вычислительного блока являются выходами устройства, его выход является выходом сигнала «Конец» устройства, а его входы являются входами установки в начальное состояние и синхронизации устройства, кроме того, вычислительный блок содержит m счетчиков, где m – количество классов, m элементов И первой группы, m элементов И второй группы, m элементов НЕ группы, элементы И, ИЛИ, m RS-триггеров, причем входы вычитания счетчиков соединены соответственно с выходами элементов И первой группы, первый вход элемента И соединен с входом синхронизации устройства, а его второй вход подключен к выходу элемента ИЛИ и ко вторым входам элементов И второй группы, выходы которых соединены соответственно с R-входами RS-триггеров, выход элемента И соединен с первыми входами элементов И первой группы, а выходы элементов НЕ группы соединены с первыми входами элементов И второй группы соответственно, информационные входы счетчиков соединены соответственно с входами вычислительного блока, инверсные входы признаков нуля счетчиков подключены соответственно ко вторым входам элементов И первой группы, входам элементов НЕ группы, а также соединены с соответствующими входами элемента ИЛИ, вход элемента НЕ соединен с выходом элемента ИЛИ, а его выход является выходом сигнала «Конец» устройства, вход установки в начальное состояние устройства соединен с входами сброса счетчиков, а также с S-входами RS-триггеров, прямые выходы которых являются выходами вычислительного блока.

The device for image recognition comprises threshold elements, a weighting block, a computing unit, training signal ordering unit, the inputs being connected to threshold element unit inputs and a integer-valued weight shaping unit, the inputs being connected with corresponding training signal ordering unit outputs and the outputs are connected with control weight block inputs. The device also comprises adder units, the inputs being connected with corresponding weight block outputs and the outputs are connected to corresponding computing block inputs and with second integer-valued weight shaping inputs, the weight block inputs are connected with corresponding threshold element unit outputs, the inputs being connected with device inputs, the computing unit outputs are device outputs, its output is a device end-signal output and its outputs are device outputs to initial state and synchronization of the device, besides, the computing block comprises m counters, where m – number of classes, m AND gates of the first group, m AND gates of the second group m NOT gates of the group, AND, OR, m RS-flip-flop elements where the counter subtraction inputs are connected correspondingly with AND gate outputs of the first group, the first AND gate input is connected to a device synchronization input and its second input is connected to OR gate output and to the second AND gate inputs of the second group, the outputs being connected correspondingly with R-inputs of RS-flip-flops, the AND gate output is connected with the first AND gate inputs of the first group and the NOT gate outputs are connected with the first AND gate inputs of the second group correspondingly, the counter information inputs are connected with computing block inputs, the counter zero flag inverting inputs are connected correspondingly to the second AND gate inputs of the first group, NOT gate input of the group and as well as connected to corresponding OR gate inputs, a NOT gate input is connected with an OR gate output and its output is a device-end-signal output, the setpoint/setting input to device initial state is connected with counter reset inputs as well as with S-inputs of RS-flip-flops, the direct outputs being computing block outputs.