



УКРАЇНА

(19) **UA** (11) **107581** (13) **U**
(51) МПК
H03F 3/26 (2006.01)
H03K 5/24 (2006.01)
G05B 1/01 (2006.01)

ДЕРЖАВНА СЛУЖБА
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ
УКРАЇНИ

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ


<p>(21) Номер заявки: u 2016 00066</p> <p>(22) Дата подання заявки: 04.01.2016</p> <p>(24) Дата, з якої є чинними права на корисну модель: 10.06.2016</p> <p>(46) Публікація відомостей про видачу патенту: 10.06.2016, Бюл.№ 11</p>	<p>(72) Винахідник(и): Азаров Олексій Дмитрович (UA), Богомолов Сергій Віталійович (UA), Гарнага Володимир Анатолійович (UA), Маховик Михайло Федорович (UA)</p> <p>(73) Власник(и): ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)</p>
--	--

(54) ДВОТАКТНИЙ СИМЕТРИЧНИЙ ПІДСИЛЮВАЧ СТРУМУ

(57) Реферат:

Двотактний симетричний підсилювач струму містить вісім джерела струму, шини додатного і від'ємного живлення, шину нульового потенціалу, вхідну і вихідну шини, двадцять шість транзисторів. Причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів. Емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу. Колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів та з колекторами сьомого та восьмого транзисторів відповідно. Колектори першого та другого транзисторів з'єднано з першими виводами першого та другого джерел струму, а також з базами п'ятого та шостого транзисторів відповідно. Колектори третього та четвертого транзисторів з'єднано з емітерами п'ятого та шостого транзисторів відповідно.

UA 107581 U



Корисна модель належить до імпульсної техніки і може бути використана в аналогово-цифрових перетворювачах і цифрових вимірювальних приладах.

Відомо підсилювач постійного струму [А.с. СРСР № 1548841, м. кл. H03F 3/26, опубл: 1989 р.], який містить перший і другий транзистори, які мають різну структуру. Емітери першого і другого транзисторів з'єднано, а точка з'єднання є входом підсилювача постійного струму. Третій і четвертий транзистори мають структуру відповідно другого і першого транзисторів, їх колектори є виходами підсилювача постійного струму, а бази третього і четвертого транзисторів з'єднано з колекторами першого і другого транзисторів відповідно. Бази першого і другого транзисторів з'єднано з шиною нульового потенціалу через перший і другий транзистори відповідно у діодному включенні та перше і друге джерела струмів, які включено між шинами додатного та від'ємного живлення та базами першого і другого транзисторів відповідно. Перший та другий транзистори з діодному включенні мають структуру відповідно до першого і другого транзисторів відповідно. Перший та другий струмозадавальні елементи виконано відповідно на першому і другому відбивачах струму та п'ятому і шостому транзисторах, які мають структуру відповідно до третього і четвертого транзисторів. Бази п'ятого і шостого транзисторів є виходами відповідно першого і другого струмозадавального елементів, їх колектори з'єднано з шиною нульового потенціалу, а емітери - з виходами відповідно першого і другого відбивачів струму. Входи відбивачів струму з'єднано через двополюсний струмозадавальний елемент. Колектори третього і четвертого транзисторів з'єднано через коло зміщення. Коло зміщення виконано на третьому і четвертому транзисторах в діодному включенні. Виводи кола зміщення підключено до баз сьомого і восьмого транзисторів, які ввімкнено по схемі із загальним колектором. Емітери сьомого і восьмого транзисторів з'єднано, вони є виходом підсилювача. Недоліком пристрою є низький коефіцієнт підсилення та низька швидкодія.

За прототип вибрано двотактний симетричний підсилювач струму ([Патент України № 69736 H03K 5/24, G05B 1/01, 2011), який містить перше та друге джерело струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів та з колекторами сьомого та восьмого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та чотирнадцятого транзисторів, а також з колекторами п'ятого та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також колектор шістнадцятого транзистора підключено до шини від'ємного живлення.

Недоліком прототипу є недостатньо високий коефіцієнт підсилення, що призводить до збільшення похибок при роботі схеми.

В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність роботи завдяки збільшенню коефіцієнта передачі, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Поставлена задача досягається тим, що у двотактний симетричний підсилювач струму, який містить два джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів та з колекторами сьомого та восьмого транзисторів

відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами

5 дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та

10 чотирнадцятого транзисторів, а також з колекторами п'ятого та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами

15 п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також колектор шістнадцятого транзистора підключено до шини від'ємного живлення, введено вісім транзисторів та шість джерел струму, причому колектори першого та другого транзисторів з'єднано з першими виводами першого та другого джерел струму, а також з базами п'ятого та

20 шостого транзисторів відповідно, колектори третього та четвертого транзисторів з'єднано з емітерами п'ятого та шостого транзисторів відповідно, а також з базами третього та четвертого транзисторів, колектори п'ятого та шостого транзисторів з'єднано з базами сьомого та восьмого транзисторів відповідно, а також з першими виводами третього та четвертого джерел струму, а також з колекторами одинадцятого та дванадцятого транзисторів відповідно, колектори сьомого та восьмого транзисторів з'єднано з шиною нульового потенціалу, емітери сьомого та восьмого

25 транзисторів з'єднано з базами дев'ятого та двадцятого транзисторів відповідно, а також з першими виводами п'ятого та шостого джерел струму, другі виводи третього, п'ятого та четвертого, шостого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, базу дванадцятого транзистора з'єднано з базою дев'ятнадцятого транзистора, а також з емітером чотирнадцятого транзистора та колектором двадцятого транзистора, емітери десятого та тринадцятого транзисторів об'єднано між собою, емітер дев'ятого транзистора з'єднано з колектором та базою десятого транзистора, емітери дев'ятнадцятого та двадцятого транзисторів об'єднано між собою, колектор дев'ятого транзистора з'єднано з базами двадцять першого та двадцять п'ятого транзисторів, колектор двадцятого транзистора з'єднано з базами

35 двадцять четвертого та двадцять шостого транзисторів, колектори тринадцятого та чотирнадцятого транзисторів з'єднано з базами двадцять третього та двадцять другого транзисторів відповідно, а також з другим та першим корегуючими конденсаторами відповідно, емітери двадцять першого, двадцять другого та двадцять п'ятого транзисторів з'єднано з шиною додатного живлення, емітери двадцять третього, двадцять четвертого та двадцять шостого

40 транзисторів з'єднано з шиною від'ємного живлення, колектори двадцять першого та двадцять четвертого транзисторів з'єднано з базами двадцять другого та двадцять третього транзисторів відповідно, колектор двадцять другого транзистора з'єднано з колектором та базою п'ятнадцятого транзистора, а також з першим корегуючим конденсатором, колектор двадцять третього транзистора з'єднано з колектором та базою шістнадцятого транзистора, а також з другим корегуючим конденсатором, бази п'ятнадцятого та сімнадцятого транзисторів об'єднано між собою, бази шістнадцятого та вісімнадцятого транзисторів об'єднано між собою, бази двадцять першого та двадцять п'ятого транзисторів об'єднано між собою та з'єднано з колектором двадцять п'ятого транзистора та першим входом сьомого джерела струму, бази двадцять четвертого та двадцять шостого транзисторів об'єднано між собою та з'єднано з

50 колектором двадцять шостого транзистора та першим виводом восьмого джерела струму, емітери п'ятнадцятого та шістнадцятого транзисторів об'єднано між собою, емітери сімнадцятого та вісімнадцятого транзисторів об'єднано між собою, а також з'єднано з вихідною та вхідною шинами, колектори двадцять п'ятого та сімнадцятого транзисторів об'єднано між собою та з'єднано з першим виводом сьомого джерела струму, колектори вісімнадцятого та

55 двадцять шостого транзисторів об'єднано між собою та з'єднано з першим виводом восьмого джерела струму, другі виводи сьомого та восьмого джерел струму підключено до шин додатного та від'ємного живлення відповідно.

На кресленні представлено принципову схему двотактного симетричного підсилювача струму.

Пристрій містить вхідну шину 6, яку з'єднано з емітерами третього 8 та четвертого 9 транзисторів, бази першого 2 та третього 8 транзисторів об'єднано і з'єднано з емітером п'ятого 7 та колектором третього 8 транзисторів, бази другого 4 та четвертого 9 транзисторів об'єднано та з'єднано з емітером шостого 10 та колектором четвертого 9 транзисторів, емітери першого 2 та другого 4 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3, базу п'ятого 7 транзистора з'єднано з колектором першого 2 транзистора та першим виводом першого 1 джерела струму, базу шостого 10 транзистора з'єднано з колектором другого 4 транзистора та першим входом другого 5 джерела струму, колектори п'ятого 7 та одинадцятого 12 транзистора об'єднано та з'єднано з базою сьомого 16 транзистора та першим виводом третього 11 джерела струму, колектори шостого 10 та дванадцятого 13 транзистора об'єднано та з'єднано з базою восьмого 17 транзистора та першим входом четвертого 14 джерела струму, емітер одинадцятого 12 транзистора об'єднано з емітером дванадцятого 13 транзистора, емітер сьомого 16 транзистора з'єднано з базою дев'ятого 19 транзистора та першим виводом п'ятого 15 джерела струму, емітер восьмого 17 транзистора з'єднано з базою двадцятого 24 транзистора та першим виводом шостого 18 джерела струму, колектори сьомого 16 та восьмого 17 транзисторів з'єднані з шиною нульового потенціалу 3, емітери десятого 20 та тринадцятого 21 транзисторів об'єднано і з'єднано з базою одинадцятого 12 транзистора, емітер чотирнадцятого 22 з'єднано з колектором та базою дев'ятнадцятого 23 транзистора та базою дванадцятого 13 транзистора, бази тринадцятого 21 та чотирнадцятого 22 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 3, емітер дев'ятого 19 транзистора з'єднано з колектором та базою десятого 20 транзистора, емітери двадцятого 24 та дев'ятнадцятого 23 транзисторів об'єднано між собою, колектор дев'ятого 19 транзистора з'єднано з базами двадцять першого 31 та двадцять п'ятого 33 транзисторів, колектор двадцятого 24 транзистора з'єднано з базами двадцять четвертого 32 та двадцять шостого 36 транзисторів, колектор тринадцятого 21 транзистора з'єднано з базою двадцять третього 30 транзистора та з другим корегуючим конденсатором 25, колектор чотирнадцятого 22 транзистора з'єднано з базою двадцять другого 27 транзистора та першим корегуючим конденсатором 25, колектор двадцять другого 27 транзистора з'єднано з колектором та базою п'ятнадцятого 28 транзистора, колектор двадцять третього 30 транзистора з'єднано з колектором та базою шістнадцятого 29 транзистора, колектор двадцять четвертого 32 транзистора з'єднано з базою двадцять третього 30 транзистора, колектор двадцять першого 31 транзистора з'єднано з базою двадцять другого 27 транзистора, бази п'ятнадцятого 28 та сімнадцятого 34 транзисторів об'єднано між собою, бази шістнадцятого 29 та вісімнадцятого 35 транзисторів об'єднано між собою, бази двадцять першого 31 та двадцять п'ятого 33 транзисторів об'єднано та з'єднано з колектором двадцять п'ятого 33 та колектором сімнадцятого 34 транзисторів та першим виводом сьомого 37 джерела струму, бази двадцять четвертого 32 та двадцять шостого 36 транзисторів об'єднано та з'єднано з колектором двадцять шостого 36 та колектором вісімнадцятого 34 транзисторів та першим виводом восьмого 38 джерела струму, емітери сімнадцятого 34 та вісімнадцятого 35 транзисторів з'єднано з вихідною шиною 40 та вхідною шиною 6, другі виходи першого 1, третього 11, п'ятого 15 та сьомого 37 джерел струму та емітери двадцять другого 27, двадцять першого 31 та двадцять п'ятого 33 транзисторів підключено до шини додатного живлення 39, другі виходи другого 5, четвертого 14, шостого 18 та восьмого 38 джерел струму та емітери двадцятого 30, двадцять четвертого 32 та двадцять шостого 36 транзисторів підключено до шини від'ємного живлення 41.

Пристрій працює таким чином.

Вхідний сигнал у вигляді струму поступає на вхідну шину 6. Якщо вхідний струм втікає у схему, то четвертий 9 та шостий 10 транзистори трохи відкриваються, а п'ятий 7 та третій 8 транзистори трохи закриваються, відповідно восьмий 17 транзистор трохи відкривається, а двадцятий 24 транзистор трохи закривається, відповідно сьомий 16 транзистор трохи закривається, а дев'ятий 19 транзистор трохи відкривається, відповідно вісімнадцятий 35 транзистор трохи відкривається, а сімнадцятий 34 транзистор трохи закривається.

Якщо вхідний струм витікає зі схеми, то п'ятий 7 та третій 8 транзистори трохи відкриваються, а четвертий 9 та шостий 10 транзистори трохи закриваються, відповідно сьомий 16 транзистор трохи відкривається, а дев'ятий 19 транзистор трохи закривається, відповідно восьмий 17 транзистор трохи закривається, а двадцятий 24 транзистор трохи відкривається, відповідно сімнадцятий 34 транзистор трохи відкривається, а вісімнадцятий 35 транзистор трохи закривається.

Вхідна 6 та вихідна 40 шини утворюють вхід та вихід схеми.

Шини додатного 39 та від'ємного 41 живлення, а також шина нульового потенціалу 3 задають необхідний рівень напруги для живлення схеми.

Відбивачі на другому 4, четвертому 9, шостому 10 та першому 2, п'ятому 7, восьмому 8 транзисторах утворюють вхідний каскад схеми.

5 Перше 1, друге 5 джерела струму та відбивачі на другому 4, четвертому 9, шостому 10 та першому 2, п'ятому 7, третьому 8 транзисторах задають режим роботи постійного струму каскадів схеми.

Сьомий 16, дев'ятий 19 та восьмий 17, двадцятий 24 транзистори утворюють проміжний підсилювальний каскад.

10 Третє 11, п'яте 15 та четверте 14, шосте 18 джерела струму задають режим роботи для проміжного підсилювального каскаду.

Одинадцятий 12, дванадцятий 13, тринадцятий 21 та чотирнадцятий 22 транзистори утворюють двонаправлений відбивач струму, який задає режим робочої точки для проміжного і вихідного каскаду.

15 Десятий 20 та дев'ятнадцятий 23 транзистори задають зміщення по напрузі для двонаправленого відбивача струму.

Двадцять другий 27, двадцять перший 31, двадцять п'ятий 33 та двадцять третій 30, двадцять четвертий 32, двадцять шостий 36 транзистори утворюють струмові дзеркала, які зв'язують проміжний підсилювальний каскад з вихідним.

20 Перший 25 та другий 26 корегуючі конденсатори слугують для вирівнювання амплітудно-частотної характеристики.

Відбивачі на п'ятнадцятому 28, сімнадцятому 34, шістнадцятому 29 та вісімнадцятому 35 утворюють вихідний каскад схеми.


Сьоме 37 та восьме 38 джерела струму задають режим роботи вихідного каскаду.

25

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Двотактний симетричний підсилювач струму, який містить два джерела струму, шини додатного і від'ємного живлення, шину нульового потенціалу, вхідну і вихідну шини, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів та з колекторами сьомого та восьмого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та чотирнадцятого транзисторів, а також з колекторами п'ятого та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також колектор шістнадцятого транзистора підключено до шини від'ємного живлення, який **відрізняється** тим, що додатково введено вісім транзисторів та шість джерел струму, причому колектори першого та другого транзисторів з'єднано з першими виводами першого та другого джерел струму, а також з базами п'ятого та шостого транзисторів відповідно, колектори третього та четвертого транзисторів з'єднано з емітерами п'ятого та шостого транзисторів відповідно, а також з базами третього та четвертого транзисторів, колектори п'ятого та шостого транзисторів з'єднано з базами сьомого та восьмого транзисторів відповідно, а також з першими виводами третього та четвертого джерел струму, а також з колекторами одинадцятого та дванадцятого транзисторів відповідно, колектори сьомого та восьмого транзисторів з'єднано з шиною нульового потенціалу, емітери сьомого та восьмого транзисторів з'єднано з базами дев'ятого та двадцятого транзисторів відповідно, а також з першими виводами п'ятого та шостого джерел струму, другі виводи третього, п'ятого та

четвертого, шостого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, базу дванадцятого транзистора з'єднано з базою дев'ятнадцятого транзистора, а також з емітером чотирнадцятого транзистора та колектором двадцятого транзистора, емітери десятого та тринадцятого транзисторів об'єднано між собою, емітер дев'ятого транзистора з'єднано з колектором та базою десятого транзистора, емітери дев'ятнадцятого та двадцятого транзисторів об'єднано між собою, колектор дев'ятого транзистора з'єднано з базами двадцять першого та двадцять п'ятого транзисторів, колектор двадцятого транзистора з'єднано з базами двадцять четвертого та двадцять шостого транзисторів, колектори тринадцятого та чотирнадцятого транзисторів з'єднано з базами двадцять третього та двадцять другого транзисторів відповідно, а також з другим та першим корегуючими конденсаторами відповідно, емітери двадцять першого, двадцять другого та двадцять п'ятого транзисторів з'єднано з шиною додатного живлення, емітери двадцять третього, двадцять четвертого та двадцять шостого транзисторів з'єднано з шиною від'ємного живлення, колектори двадцять першого та двадцять четвертого транзисторів з'єднано з базами двадцять другого та двадцять третього транзисторів відповідно, колектор двадцять другого транзистора з'єднано з колектором та базою п'ятнадцятого транзистора, а також з першим корегуючим конденсатором, колектор двадцять третього транзистора з'єднано з колектором та базою шістнадцятого транзистора, а також з другим корегуючим конденсатором, бази п'ятнадцятого та сімнадцятого транзисторів об'єднано між собою, бази шістнадцятого та вісімнадцятого транзисторів об'єднано між собою, бази двадцять першого та двадцять п'ятого транзисторів об'єднано між собою та з'єднано з колектором двадцять п'ятого транзистора та першим входом сьомого джерела струму, бази двадцять четвертого та двадцять шостого транзисторів об'єднано між собою та з'єднано з колектором двадцять шостого транзистора та першим виводом восьмого джерела струму, емітери п'ятнадцятого та шістнадцятого транзисторів об'єднано між собою, емітери сімнадцятого та вісімнадцятого транзисторів об'єднано між собою, а також з'єднано з вихідною та вхідною шинами, колектори двадцять п'ятого та сімнадцятого транзисторів об'єднано між собою та з'єднано з першим виводом сьомого джерела струму, колектори вісімнадцятого та двадцять шостого транзисторів об'єднано між собою та з'єднано з першим виводом восьмого джерела струму, другі виводи сьомого та восьмого джерел струму підключено до шин додатного та від'ємного живлення відповідно.



Комп'ютерна верстка Л. Бурлак

Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна

ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601