



СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

АВТОРСКОЕ СВИДЕТЕЛЬСТВО

№ 1439577

На основании полномочий, предоставленных Правительством СССР,
Государственный комитет СССР по делам изобретений и открытий

выдал настояще авторское свидетельство на изобретение:
"Последовательный сумматор кодов с иррациональными
основаниями"

Автор (авторы): Стахов Алексей Петрович, Козак Андрей
Андреевич, Лужецкий Владимир Андреевич, Черняк
Александр Иванович, Малиночка Виктор Петрович и
Андреев Александр Евстигнеевич

Заявитель: СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКО-ТЕХНОЛОГИЧЕСКОЕ
БЮРО "МОДУЛЬ" ВИННИЦКОГО ПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА

Заявка № 4241943 Приоритет изобретения 12 мая 1987г.



Зарегистрировано в Государственном реестре
изобретений СССР

22 июля 1988г.

Действие авторского свидетельства распро-
страняется на всю территорию Союза ССР.

Председатель Комитета

Начальник отдела



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1439577 A1

(50) 4 G 06 F 7/49

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 4241943/24-24
(22) 12.05.87
(46) 23.11.88. Бюл. № 43
(72) А.П.Стахов, А.А.Козак, В.А.Лужецкий, А.И.Черняк, В.П.Малиночка и А.Е.Андреев
(53) 681.325.5(088.8)
(56) Авторское свидетельство СССР № 696452, кл. G 06 F 7/49, 1977.
Авторское свидетельство СССР № 1170449, кл. G 06 F 7/49, 1983.

(54) ПОСЛЕДОВАТЕЛЬНЫЙ СУММАТОР КОДОВ С ИРРАЦИОНАЛЬНЫМИ ОСНОВАНИЯМИ
(57) Изобретение относится к вычислительной технике и может быть использовано для сложения двух многоразрядных последовательных кодов с иррациональными основаниями. Цель изобретения - расширение функциональных возможностей сумматора за счет сложения дополнительных кодов с иррациональными основаниями. Сумматор содержит пять D-триггеров, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента НЕ, тринадцать элементов ИЛИ, сорок три элемента И, вход начальной установки, тактовый вход, входы последовательных слагаемых, стробирующий вход дополнительного кода, выход результата.
2 ил., 1 табл.

(19) SU (11) 1439577 A1

Изобретение относится к вычислительной технике и может быть использовано для суммирования многоразрядных последовательных дополнительных кодов с иррациональными основаниями.

Целью изобретения является расширение функциональных возможностей за счет сложения дополнительных кодов с иррациональными основаниями.

На фиг. 1 и 2 представлена функциональная схема последовательного сумматора кодов с иррациональными основаниями.

Последовательный сумматор кодов с иррациональными основаниями содержит элементы ИЛИ 1, И 2-8, ИЛИ 9, 10, И 11, 12, НЕ 13-15, D-триггеры 16 и 17, элементы ИЛИ 18, И 19-22, ИЛИ 23-26, И 27-36, ИЛИ 37-39, И 40-42, ИЛИ 43, D-триггеры 44-46, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 47, элементы И 48-51, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 52, элементы И 53-65, ИЛИ 66, выход 67 результата, вход 68 первого слагаемого, вход 69 второго слагаемого, стробирующий вход 70, тактовый вход 71, вход 72 начальной установки, связи 73-107 между элементами устройства.

Элементы ИЛИ 1, 9, 10, 18, 23-26, 37-39 и 43, элементы И 2-8, 11, 12, 19-22, 27-36, 40-42, 48-51, 53-62, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 47, 52, НЕ 13-15 предназначены для формирования промежуточных значений алгебраической суммы, D-триггеры 16, 44 предназначены для запоминания младших разрядов промежуточных значений алгебраической суммы, D-триггеры 17, 45, 46 предназначены для запоминания старших разрядов промежуточных значений алгебраической суммы, элементы И 63-65, ИЛИ 66 предназначены для формирования выходных значений алгебраической суммы.

Сущность и физическая возможность реализации сумматора заключаются в следующем.

В кодах с иррациональными основаниями, к которым относятся коды Фибо-

Положительный код + 1 0 0 1 1 0 1 0 1 1 1 0 1 0
будет представлен следующим образом:

| |
|--|
| 0 0 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 |
| Знако- вый Допол- нитель- ный разряд разряды |

научи и золотой пропорции, существует множество форм представления одного числа. Из всего этого множества существует одна форма представления, в которой после каждой единицы может быть не менее одного нуля, т.е. минимальная форма представления.

Дополнительным кодом числа A_N называется код, полученный при вычитании A_N из D_N , где D_N - число, заведомо большее любого A_N , т.е. $D_N > A_N$.

Число A_N в коде с иррациональными основаниями можно представить в виде

$$A_N = \sum_{i=0}^{N-1} b_i \alpha^i,$$

где α - основание системы счисления;
 N - разрядность представления кода;

b_i - значение i -го разряда, $b_i = 0, 1$;
 i - номер разряда кода, $i = 0, 1, 2, \dots, N-1$.

В кодах с иррациональными основаниями

$$\alpha^N < \sum_{i=0}^{N-1} \alpha^i; \quad \alpha^{N+1} > \sum_{i=0}^{N-1} \alpha^i.$$

В качестве D_N выбирается α^{N+1} , и дополнительный код отрицательного числа образуется путем вычитания из единицы веса $N+1$ разряда модуля отрицательного числа. Дополнительный код получается $(N+2)$ -разрядный, а в $(N+3)$ -м разряде записывается знак прямого кода числа.

Для перевода положительного числа в дополнительный код в начале прямого кода добавляются три нулевых разряда, старший из которых является знаковым.

Для обнаружения переполнения вводится еще четвертый дополнительный разряд. Таким образом, дополнительный код числа A_N будет представляться $N+4$ разрядами, старший из которых является знаковым.

Рассмотрим пример представления положительных и отрицательных чисел в дополнительном коде с иррациональными основаниями.

Отрицательный код - 1 0 0 1 1 0 1 0 1 1 1 0 1 0
будет представлен следующим образом:

| | | |
|--------|---------|------------------|
| Знако- | Допол- | Основные разряды |
| вый | нитель- | |
| разряд | ные | |
| | | разряды |

1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1

В результате вычислений в старших четырех разрядах положительного кода могут получаться также кодовые комбинации 1 0 1 1, 1 1 0 0. Эти кодовые комбинации в дальнейших вычислениях участвуют как характеристики положительных чисел. Таким образом, возможны четыре кодовые комбинации в старших четырех разрядах дополнительного кода: 0 0 0 0; 1 0 1 0; 1 0 1 1; 1 1 0 0. Появление других комбинаций в этих разрядах свидетельствует о переполнении разрядной сетки прямого представления числа.

Сложение дополнительных кодов с иррациональными основаниями производится, начиная со старших разрядов, согласно правилам Фибоначчиевой арифметики.

Чтобы исключить выход единицы за формат дополнительного кода со стороны старших разрядов, необходим управляемый сигнал, который приходит на период знакового и первого дополнительного разряда. Этот сигнал называется стробирующим сигналом. Во время его действия запрещается перенос в $(i+1)$ -й разряд, а в $(i+2)$ -й разряд записывается ноль.

Последовательный сумматор производит сложение как прямых, так и дополнительных кодов с иррациональными основаниями.

В дополнительных кодах с иррациональными основаниями, так же как и в дополнительных кодах классической двоичной системы счисления, знак числа представляется перед старшим разрядом кода и участвует в операции сложения.

Последовательный сумматор кодов с иррациональными основаниями работает следующим образом.

При поступлении сигнала на вход 72 начальной установки D-триггеры 16, 17, 44, 45, 46 устанавливаются в нулевое состояние, при этом на выходах всех элементов И, всех элементов ИЛИ, всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ уста-

навливаются также нулевые значения. Поступление слагаемых на входы 68 и 69 для алгебраического сложения кодов с иррациональными основаниями начинается со старших разрядов после снятия сигнала начальной установки. При сложении прямых кодов с иррациональными основаниями на стробирующий вход 70 подается постоянный нулевой сигнал, а при сложении дополнительных кодов - в течение первых двух старших разрядов последовательного кода единичный сигнал, в остальное время также нулевой сигнал.

Единичный сигнал на стробирующем входе 70 устанавливает на первых входах элементов И 2, 3 и на вторых входах элементов И 11, 35, 40, 42 нулевой потенциал, чем запрещается прохождение сигналов по другим входам указанных элементов. На вторых входах элементов И 4, 12, 36 и на первом входе элемента И 41 присутствуют единичные потенциалы, разрешающие участие в формировании промежуточных значений алгебраической суммы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47 и элемента И 48.

В третьем такте на стробирующем входе 70 приходит нулевой сигнал, при этом на первых входах элементов И 2, 3 и на вторых входах элементов И 11, 35, 40, 42 устанавливается единичный потенциал, чем разрешается выполнение операции сложения с помощью элементов И 2, 3, 5-8, 19-22, 27-34, 48-51, 53-64, элементов ИЛИ 1, 9, 10, 23-26, 37, 38, 66, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 47, 52. Одновременно запрещается прохождение сигналов с выходов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47 и элемента И 48 через элементы И 4, 12, 36, 41.

Рассмотрим более подробно процесс последовательного сложения дополнительных кодов с иррациональными основаниями на следующем примере:

$$\begin{aligned} x &= 1 0 1 0 1 0 1 0 0 1 0 1 0; \\ y &= 1 0 1 0 1 0 0 1 0 0 1 0 1. \end{aligned}$$

Перед поступлением кодов на входы 68 и 69 слагаемых на вход 72 начальной установки его поступает сигнал

начальной установки и устанавливает все D-триггеры в нулевое состояние.

Одновременно с подачей старших значащих разрядов в течение первых двух тактов на стробирующий вход 70 поступает единичный потенциал. По каждому тактовому импульсу поступают следующие разряды кодов слагаемых, начиная со старших разрядов.

Единичные значения старших разрядов в первый такт поступают на входы 68 и 69 слагаемых, на стробирующий вход 70 поступает также единичный потенциал. На выходе элемента НЕ 15 устанавливается нулевой потенциал, который, поступая на первые входы элементов И 2, 3 и вторые входы элементов И 11, 35, 40, 42, подтверждает на их выходах нулевой потенциал. Единичные сигналы поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47 и элемента И 48, при этом на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47 подтверждается нулевой потенциал, а на выходе элемента И 48 устанавливается единичный потенциал. Этот единичный потенциал поступает на первый вход элемента И 36, на втором входе которого присутствует единичный потенциал со стробирующего входа 70, и через элемент ИЛИ 39 поступает на D-вход триггера 44.

С приходом второго тактового импульса на вход 71 в триггер 44 записывается единица, и на входах 68 и 69 слагаемых устанавливаются значения вторых разрядов слагаемых (в нашем случае нулевые потенциалы). Единичный потенциал прямого выхода триггера 44 поступает на первый вход элемента И 4, на втором входе которого присутствует единичный потенциал со стробирующего входа 70, и через элемент ИЛИ 9 поступает на D-вход триггера 16.

С приходом третьего тактового импульса на вход 71 триггер 16 устанавливается в единичное состояние, а триггер 44 устанавливается в нулевое состояние. На входах 68, 69 слагаемых устанавливаются значения третьих разрядов слагаемых (в нашем случае единицы), на стробирующем входе 70 устанавливается нулевой потенциал, а на выходе элемента НЕ 15 – единичный потенциал. На первых входах элементов И 2, 3 и на вторых входах элементов И 11, 35, 40, 42 устанавливается единичный потенциал, а на вторых входах элементов И 4, 12, 36 и на первом

входе элемента И 41 устанавливается нулевой потенциал.

На выходах элементов И 48, 49 устанавливаются единичные потенциалы, так как на обоих входах элемента И 48 присутствуют единичные значения разрядов слагаемых, а на выходах элемента И 49 присутствуют единичные потенциалы с прямого выхода триггера 16 и инверсных выходов триггеров 17 и 44.

Единичный потенциал с выхода элемента И 48 поступает на первый вход элемента И 21, на другом входе которого присутствует единичный потенциал с прямого выхода триггера 16, и через элемент ИЛИ 26, элемент И 35 и элемент ИЛИ 39 поступает на D-вход триггера 44.

Единичный потенциал с выхода элемента И 49 через элемент ИЛИ 25 поступает на первый вход элемента И 30, на втором входе которого присутствует единичный потенциал с выхода элемента И 48. С выхода элемента И 30 единичный потенциал через элемент ИЛИ 38 и элемент И 42 поступает на D-вход триггера 46.

С приходом четвертого тактового импульса триггеры 44 и 46 устанавливаются в единичное состояние, а триггер 16 – в нулевое состояние.

Единичный потенциал с прямого выхода триггера 46, прохода через элемент ИЛИ 66, устанавливается на выходе 67 и является старшим разрядом результата алгебраического сложения. На входы 68 и 69 слагаемых поступают нулевые значения разрядов слагаемых. На выходах элементов НЕ 13 и 14 устанавливаются единичные потенциалы, которые поступают на входы элемента И 51.

На первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 52 присутствует нулевой потенциал, а на втором входе – единичный потенциал с прямого выхода триггера 46, который и устанавливается в на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 52.

На первом входе элемента И 2 присутствует единичный потенциал с выхода элемента НЕ 15, на втором входе – единичный потенциал с выхода элемента И 51, на третьем входе – единичный потенциал с прямого выхода триггера 44, а на четвертом входе – единичный потенциал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 52. На выходе элемента И 2 устанавливается единичный

потенциал, который через элемент ИЛИ 9 поступает на D-вход триггера 16.

С приходом пятого тактового импульса триггер 16 устанавливается в единичное состояние, а триггеры 44 и 46 - в нулевое состояние.

На входах 68 и 69 слагаемых устанавливаются значения пятых разрядов слагаемых (в нашем случае устанавливаются единичные потенциалы).

На выходе 67 устанавливается нулевой потенциал, который является вторым разрядом результата алгебраического сложения. На выходах элементов И 48 и 49 устанавливаются единичные потенциалы. Как и во время третьего такта, на D-входах триггеров 44 и 46 устанавливаются единичные потенциалы.

С приходом шестого тактового импульса происходят переключения, такие же как и во время четвертого тактового импульса. На выходе 73 устанавливается единичный потенциал, который является третьим разрядом результата алгебраического сложения.

С приходом седьмого тактового импульса триггер 16 устанавливается в единичное состояние, а триггеры 44 и 46 - в нулевое состояние. На входах 68 и 69 слагаемых устанавливаются значения седьмых разрядов слагаемых (на выходе 68 устанавливается единичный потенциал, на выходе 69 устанавливается нулевой потенциал).

На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47 устанавливается единичный потенциал, который поступает на первый вход элемента И 19. На первом входе элемента И 49 присутствует единичный потенциал с инверсного выхода триггера 17, на втором входе - с прямого выхода триггера 16, на третьем входе - с инверсного выхода триггера 44 и единичный потенциал с выхода элемента И 49 поступает на второй вход элемента И 19. Единичный потенциал с выхода элемента И 19 через элемент ИЛИ 26, элемент И 35 и элемент ИЛИ 39 поступает на D-вход триггера 44.

На выходе 67 устанавливается нулевой потенциал, который является

четвертым разрядом результата алгебраического сложения.

5 Единичный потенциал с выхода элемента И 49 проходит через элемент ИЛИ 23 и поступает на первый вход элемента И 27, на второй вход которого поступает единичный потенциал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47. Единичный потенциал с выхода элемента И 27 через элемент ИЛИ 37, элемент И 40, элемент ИЛИ 43 поступает на D-вход триггера 45.

10 15 С приходом восьмого тактового импульса триггеры 44 и 45 устанавливаются в единичное состояние, на входы 68 и 69 слагаемых поступают значения восьмых разрядов слагаемых (на выходе 68 устанавливается нулевой потенциал, на выходе 69 устанавливается единичный потенциал).

20 25 На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 47 поддерживается единичный потенциал, который поступает на второй вход элемента И 63. На первом входе элемента И 59 присутствует единичный потенциал с прямого выхода триггера 44, на втором входе - с прямого выхода триггера 45, на третьем входе - с инверсного выхода триггера 46. Единичный потенциал с выхода элемента И 59 поступает на первый вход элемента И 63.

30 35 На выходе 67 устанавливается единичный потенциал, который является пятым разрядом результата алгебраического сложения.

40 Результаты процесса сложения представлены в таблице.

Сложение прямых последовательных кодов с иррациональными основаниями производится при постоянном нулевом потенциале на стробирующем входе 70 аналогично рассмотренному процессу, начиная с третьего такта.

Положительные значения в дополнительном коде представляются путем прибавления со стороны старших разрядов прямого кода четырех нулевых разрядов, старший из которых является знаковым.

n+3, n+2, n+1, n, n-1, n-2, n-3, ... , 4, 3, 2, 1, 0,

Дополнительные разряды

Основные разряды прямого кода

Дополнительный код

Отрицательные значения в дополнительном коде представляются путем вычитания из единицы ($n+4$)-го разряда прямого кода отрицательного числа. Старший разряд из четырех дополнительных имеет единичное значение и представляет отрицательный знак.

В четырех дополнительных разрядах отрицательного числа будет представлен код 1010.

В результате выполнения сложения положительного и отрицательного чисел в дополнительном коде в старших четырех разрядах положительного кода могут получаться также кодовые комбинации 1011, 1100. Эти кодовые комбинации в дальнейших вычислениях участуют как характеристики положительных чисел. В дополнительном коде с иррациональными основаниями возможны четыре кодовые комбинации в старших четырех разрядах: 0000, 1010, 1011, 1100.

Появление других комбинаций в этих разрядах свидетельствует о переполнении разрядной сетки прямого представления числа.

Ф о р м у л а и з о б р е т е н и я

Последовательный сумматор кодов с иррациональными основаниями, содержащий с первого по пятый D-триггеры, с первого по семнадцатый элементы И, с первого по шестой элементы ИЛИ, с первого по третий элементы НЕ, причем выходы с первого по шестой элементов И соединены соответственно с первыми входами с первого по шестой элементов ИЛИ, выходы с седьмого по одиннадцатый элементов И соединены соответственно с вторыми входами с первого по шестой элементов ИЛИ, выходы с тринадцатого по пятнадцатый элементов И соединены соответственно с третьими входами с четвертого по шестой элементов ИЛИ, выход шестнадцатого элемента И соединен с четвертым входом пятого элемента ИЛИ, выход второго элемента ИЛИ соединен с D- входом первого D-триггера, входы синхронизации всех D-триггеров соединены с тактовым входом устройства, R-входы всех D-триггеров соединены с входом начальной установки сумматора, прямой выход второго D-триггера соединен с четвертым входом шестого элемента ИЛИ, выход первого элемента


НЕ соединен с первым входом второго элемента И, выход шестого элемента ИЛИ соединен с выходом результата сумматора, отличаящийся тем, что, с целью расширения функциональных возможностей за счет сложения дополнительных кодов с иррациональными основаниями, в него дополнительно введены с восемнадцатого по сорок третий элементы И, с седьмого по тринадцатый элементы ИЛИ, первый и второй элементы ИСКЛЮЧАЮЩЕ ИЛИ, причем выход третьего D-триггера соединен с первыми входами семнадцатого, восемнадцатого, девятнадцатого, двадцатого, двадцать первого, двадцать второго элементов И, вторым входом второго элемента И, инверсный выход третьего D-триггера соединен с первыми входами двадцать третьего, двадцать четвертого, двадцать пятого элементов И, выход первого элемента ИСКЛЮЧАЮЩЕ ИЛИ соединен с первыми входами первого, одиннадцатого, двадцать шестого элементов И, вторыми входами третьего, четвертого, шестого, двадцать седьмого элементов И, выход тридцатого элемента И соединен с первыми входами седьмого, двенадцатого, пятнадцатого, двадцать восьмого, двадцать девятого, пятого, тринадцатого, тридцатого, тридцать первого элементов И и с вторым входом двадцать второго элемента И, выход двадцать пятого элемента И соединен с вторыми входами тридцатого элемента И, первым входом седьмого элемента ИЛИ, первого элемента И, восьмого элемента ИЛИ, выход тридцать второго элемента И соединен с первыми входами девятого, десятого элементов ИЛИ, вторым входом двадцать восьмого элемента И, выход тридцать третьего элемента И соединен с первыми входами десятого, восьмого, девятого, четырнадцатого, шестнадцатого элементов И, третьим входом второго элемента И, прямой выход первого D-триггера соединен с первым входом тридцать четвертого элемента И, вторыми входами седьмого, двадцать пятого, девятнадцатого элементов И, инверсный выход первого D-триггера соединен с первым входом тридцать пятого элемента И, вторыми входами восемнадцатого, двадцать третьего элементов И, выход второго элемента ИСКЛЮЧАЮЩЕ ИЛИ соединен с четвертым входом второго эле-

мента И, выход восемнадцатого элемента И соединен с вторым входом восьмого элемента ИЛИ, вторыми входами восьмого элемента И, одиннадцатого элемента ИЛИ, выход двадцать третьего элемента И соединен с вторыми входами девятого, десятого элементов ИЛИ, выход девятнадцатого элемента И соединен с третьими входами девятого, десятого элементов ИЛИ, выход двадцать четвертого элемента И соединен с первым входом двадцать седьмого элемента И, четвертым входом девятого элемента ИЛИ, прямой выход четвертого D-триггера соединен с первыми входами тридцать второго, тридцать шестого, тридцать седьмого элементов И, вторыми входами тридцать четвертого, тридцать пятого элементов И, инверсный выход четвертого D-триггера соединен с третьим входом двадцать пятого, первым входом тридцать восьмого элементов И, вторым входом двадцать четвертого элемента И, третьими входами двадцать второго, двадцать третьего элементов И, выход тридцать четвертого элемента И соединен с первым входом тридцатого, вторым входом шестнадцатого элементов И, пятым входом девятого элемента ИЛИ, выход тридцать шестого элемента И соединен с вторым входом тридцатого элемента И, вторым входом одиннадцатого элемента И, выход двадцатого элемента И соединен с вторыми входами шестого, тридцать первого элементов И, выход двадцать первого элемента И соединен с третьими входами восьмого, седьмого элементов ИЛИ, выход тридцать пятого элемента И соединен с вторым входом десятого элемента И, четвертым входом седьмого элемента ИЛИ, выход тридцать восьмого элемента И соединен с вторыми входами четырнадцатого и пятнадцатого элементов И, прямой выход пятого D-триггера соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторыми входами тридцать второго, двадцатого, тридцать восьмого элементов И, третьим входом двадцать четвертого элемента И, инверсный выход пятого D-триггера соединен с вторым входом тридцати шестого элемента И, вторым входом тридцать шестого элемента И соединен с первыми входами одиннадцатого элемента ИЛИ, выход которого соединен с D-входом третьего D-триггера, выходы сорокового и двадцать

тього элемента И, вход первого операнда сумматора соединен с первыми входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, тридцать девятого элемента И, выход третьего элемента НЕ соединен с вторым входом тридцать третьего элемента И, вход второго операнда сумматора соединен с входом третьего элемента НЕ, вторыми входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, тридцать девятого элемента И, выход первого элемента НЕ соединен с первыми входами сорокового, сорок первого, сорок второго, сорок третьего элементов И, тактовый вход сумматора соединен с входом первого элемента НЕ, первым входом тридцать седьмого элемента И, вторыми входами семнадцатого, двадцать шестого, двадцать девятого элементов И, прямой выход второго D-триггера соединен с вторыми входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, двадцать первого элемента И, инверсный выход второго D-триггера соединен с третьими входами девятнадцатого, двадцатого элементов И, четвертым входом восемнадцатого элемента И, выходы двадцать второго и двадцать восьмого элементов И соединены соответственно с третьим и четвертым входами первого элемента ИЛИ, выход семнадцатого элемента И соединен с третьим входом второго элемента ИЛИ, выход девятого элемента ИЛИ соединен с вторым входом третьего элемента И, выходы тридцатого и тридцать первого элементов И соединены соответственно с третьим и четвертым входами третьего элемента ИЛИ, выход восьмого элемента ИЛИ соединен с вторым входом четвертого элемента И, выход десятого элемента ИЛИ соединен с первым входом тридцатого элемента И, выход седьмого элемента ИЛИ соединен с вторым входом пятого элемента И, выход двадцать седьмого элемента И соединен с пятым входом пятого элемента ИЛИ, выходы первого, третьего, четвертого, пятого элементов ИЛИ соединены соответственно с вторыми входами сорок первого, сорокового, сорок второго, сорок третьего элементов И, выходы сорок первого, двадцать девятого элементов И соединены соответственно с первым и вторым входами одиннадцатого элемента ИЛИ, выход которого соединен с D-входом третьего D-триггера, выходы сорокового и двадцать шес-

того элементов И соединены соответственно с первым и вторым входами двенадцатого элемента ИЛИ, выход которого соединен с D-входом четвертого D-триггера, выходы сорок второго и тридцать седьмого элементов И сое-

5 динены соответственно с первым и вторым входами тринадцатого элемента ИЛИ, выход которого соединен с D-входом пятого D-триггера, выход сорок третьего элемента И соединен с D-входом второго D-триггера.



Редактор С.Пекарь

Составитель М.Есенина
Техред М.Ходанич

Корректор В.Гирняк

Заказ 6078/48

Тираж 704
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписьное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4