



УКРАЇНА

(19) **UA** (11) **129201** (13) **U**  
(51) МПК (2018.01)  
**G03B 1/00**  
**H03K 5/22** (2006.01)

МІНІСТЕРСТВО  
ЕКОНОМІЧНОГО  
РОЗВИТКУ І ТОРГІВЛІ  
УКРАЇНИ

**(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ**


<p>(21) Номер заявки: <b>u 2018 04081</b></p> <p>(22) Дата подання заявки: <b>16.04.2018</b></p> <p>(24) Дата, з якої є чинними права на корисну модель: <b>25.10.2018</b></p> <p>(46) Публікація відомостей про видачу патенту: <b>25.10.2018, Бюл.№ 20</b></p>	<p>(72) Винахідник(и): <b>Азаров Олексій Дмитрович (UA), Богомолов Сергій Віталійович (UA), Медяний Роман Михайлович (UA)</b></p> <p>(73) Власник(и): <b>ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)</b></p>
--	--

**(54) ДВОТАКТНИЙ СИМЕТРИЧНИЙ ПІДСИЛЮВАЧ СТРУМУ**

**(57) Реферат:**

Двотактний симетричний підсилювач струму м містить два джерела струму, вхідну шину, шину нульового потенціалу, вихідну шину, шини додатного і від'ємного живлення, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, бази третього і четвертого транзисторів з'єднано з базами першого і другого транзисторів відповідно, колектори першого і другого транзисторів з'єднано з виводами першого і другого джерела струму, перше і друге джерело струму з'єднані з шинами додатного і від'ємного живлення.

**UA 129201 U**



Корисна модель належить до імпульсної техніки і може бути використана в аналогово-цифрових перетворювачах і цифрових вимірювальних приладах.

Відомо двотактний симетричний підсилювач струму (Push-pull amplifier with current mirrors for determining the quiescent operating point, United States Patent 3,852,678, Dec.3, 1974), який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього та четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів з'єднано з вихідною шиною.

Недоліком пристрою є низький коефіцієнт підсилення, що обмежує галузь використання пристрою.

За прототип вибрано двотактний симетричний підсилювач струму (патент України № 69736, Н03К 5/24, G05B 1/01, 2011), який містить перше та друге джерело струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів та з колекторами сьомого та восьмого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та чотирнадцятого транзисторів, а також з колекторами п'ятою та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також колектор шістнадцятого транзистора підключено до шини від'ємного живлення.

Недоліком прототипу є недостатньо високий коефіцієнт підсилення, що призводить до збільшення похибок при роботі схеми.

В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність роботи пристрою та збільшується коефіцієнт підсилення, що спричиняє розширення галузі використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить два джерела струму, вхідну шину, шину нульового потенціалу, вихідну шину, шини додатного і від'ємного живлення, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, бази третього і четвертого транзисторів з'єднано з базами першого і другого транзисторів відповідно, колектори першого і другого транзисторів з'єднано з виводами першого і другого джерела струму, перше і друге джерело струму з'єднані з шинами додатного і від'ємного живлення, шини додатного і від'ємного живлення з'єднані з емітерами сьомого, дев'ятого, п'ятого та восьмого, десятого, шостого транзисторів відповідно, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з колекторами одинадцятого та дванадцятого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів з'єднані між собою, бази одинадцятого і дванадцятого транзисторів з'єднані з емітерами тринадцятого і чотирнадцятого транзисторів, бази тринадцятого і чотирнадцятого транзисторів

з'єднано з шиною нульового потенціалу, бази сьомого і дев'ятого транзисторів з'єднано з колектором дев'ятого транзистора, колектор сьомого транзистора з'єднано з базою сімнадцятого транзистора, колектори сімнадцятого і вісімнадцятого транзисторів з'єднано з вихідною шиною, бази восьмого і десятого транзисторів з'єднані з базою десятого транзистора, колектор восьмого транзистора з'єднано з базою вісімнадцятого транзистора, введемо дев'ятнадцятий, двадцятий, двадцять перший, двадцять другий, двадцять третій, двадцять четвертий транзистори, п'ять джерел струму, коригуючий конденсатор, резистор зворотного зв'язку, причому бази першого і третього транзисторів з'єднані з емітером дев'ятнадцятого транзистора і колектором третього транзистора, базу дев'ятнадцятого транзистора з'єднано з колектором першого транзистора, колектори дев'ятнадцятого і двадцять першого транзисторів з'єднано з базою двадцять першого транзистора та виходом четвертого джерела струму, шину додатного живлення з'єднано з виходом четвертого джерела струму та виходом шостого джерела струму, емітер двадцять першого транзистора з'єднано з базою п'ятнадцятого транзистора, вихід шостого джерела струму з'єднано з базою двадцять третього транзистора та з емітером п'ятнадцятого транзистора, колектор двадцять третього транзистора з'єднано з базою п'ятого транзистора та колектор п'ятого транзистора і емітером сімнадцятого транзистора, бази одинадцятого та дванадцятого транзисторів з'єднано з виходами третього джерела струму, колектори сьомого та чотирнадцятого транзисторів з'єднано між собою, колектори восьмого та тринадцятого транзисторів з'єднано між собою, колектор шістнадцятого транзистора з'єднано з емітером двадцять четвертого транзистора, базу та колектор шостого транзистора з'єднано з емітером вісімнадцятого та колектором двадцять четвертого транзисторів, базу двадцять четвертого та емітер шістнадцятого транзисторів з'єднано з виходом сьомого джерела струму, шину від'ємного живлення з'єднано з виходами п'ятого та сьомого джерел струму, емітери дванадцятого та двадцять другого транзисторів з'єднано між собою, емітери двадцятього та двадцять другого транзисторів з'єднано з базою двадцять другого транзистора та виходом п'ятого джерела струму, базу четвертого транзистора з'єднано з колектором четвертого та емітером двадцятього транзисторів, базу двадцятього транзистора з'єднано з виходом другого джерела струму, вхідна та вихідна шини з'єднані з виходами резистора зворотного зв'язку та коригуючого конденсатора.

На кресленні представлено принципову схему двотактного симетричного підсилювача струму.

Пристрій містить вхідну шину 16, яка з'єднана з емітерами третього 6 та четвертого 7 транзисторів, бази третього 6, першого 2 з'єднано з колектором третього 6 та емітером дев'ятнадцятого 5 транзисторів, база дев'ятнадцятого 5 та першого 2 транзисторів з'єднано з виходом першого 1 джерела струму, емітер першого 2 та другого 3 транзисторів з'єднано з шиною нульового потенціалу 38, бази другого 3 та четвертого 7 транзисторів з'єднано з колектором четвертого 7 та емітером двадцятього 8 транзисторів, колектор другого 3 та база двадцятього 8 транзисторів з'єднано з виходом другого 4 джерела струму, колектор дев'ятнадцятого 5 та двадцять першого 11 транзисторів з'єднано з базою двадцять першого 11 транзистора та вихід четвертого 10 джерел струму, колектор двадцятього 8 та двадцять другого 14 транзисторів з'єднано з базою двадцять другого 14 транзистора та виходом п'ятого 15 джерела струму, шина додатного живлення 36 з'єднана з виходами першого 1, четвертого 10, шостого 17 джерел струму, емітерами сьомого 27, дев'ятого 29, п'ятого 31 транзисторів, шину від'ємного живлення 37 з'єднано з другим 4, п'ятим 15, сьомим 22 джерелами струму та емітери восьмого 28, десятого 30, шостого 35 транзисторів, емітер двадцять першого 11 та база п'ятнадцятого 18 транзисторів з'єднано з колектором одинадцятого 12 транзистора, емітер двадцять другого 14 та колектор дванадцятого 13 транзисторів з'єднано з базою шістнадцятого 21 транзистора, емітери двадцять третього 25 та тринадцятого 19 транзисторів з'єднано з колектором п'ятнадцятого 18, базою одинадцятого 12 транзисторів та виходом третього джерела струму 9, емітер п'ятнадцятого 18 та база двадцять третього 25 транзисторів з'єднано з виходом шостого 17 джерела струму, емітери одинадцятого 12 та дванадцятого 13 транзисторів з'єднано між собою, емітери двадцять четвертого 26, чотирнадцятого 20 транзисторів з'єднано з колектором шістнадцятого 21, базою дванадцятого 13 транзисторів та виходом третього 9 джерела струму, емітер шістнадцятого 21, база двадцять четвертого 26 транзисторів з'єднані з виходом сьомого 22 джерелом струму, бази тринадцятого 19, чотирнадцятого 20 з'єднано з шиною нульового потенціалу 38, колектори двадцять третього 25, дев'ятого 29, п'ятого 31 транзисторів з'єднано з базами сьомого 27, дев'ятого 29, п'ятого 31 транзисторів та емітером сімнадцятого 32 транзистора, колектори сьомого 27, чотирнадцятого 20 транзисторів з'єднано з базою сімнадцятого 32 транзистора, колектори тринадцятого 19, восьмого 28 транзисторів з'єднано з базами вісімнадцятого 34 транзистора, колектори двадцять

четвертого 26, десятого 30, шостого 35 транзисторів з'єднано з базами восьмого 28, десятого 30, шостого 35 транзисторів та емітером вісімнадцятого 34 транзистора, колектори сімнадцятого 32, вісімнадцятого 34 транзисторів з'єднано з вихідною шиною 33, вихідна шина 22 з'єднана з виходами резистора зворотного зв'язку 23 та коригуючим конденсатором 24, вхідна шина 16 з'єднана з виходами резистором зворотного зв'язку 23 та коригуючим конденсатором 24.

Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 16.

Якщо струм втікає то струм розгалужується на емітери третього 6 та четвертого 7 транзисторів таким чином, що колекторний струм двадцятого 8 транзистора збільшується, а транзистора дев'ятнадцятого 5 зменшується, при цьому це призводить до збільшення базового струму шістнадцятого 21 та зменшення базового струму п'ятнадцятого 18 транзисторів, що призводить в свою чергу до привідкривання шістнадцятого 21 транзистора та призакривання п'ятнадцятого 18 транзистора, це у свою чергу призводить до збільшення емітерного струму шістнадцятого 21 транзистора і зменшення емітерного струму п'ятнадцятого 18 транзистора, що у свою чергу призводить до збільшення базового струму двадцять четвертого 26 транзистора і зменшенні базового струму двадцять третього 25 транзистора, що призводить до призакриванні двадцять четвертого 26 та привідкриванні двадцять третього 25 транзистора, в свою чергу сигнал передається на відбивачі Уілсона, які побудовано на сьомому 27, дев'ятому 29, п'ятому 31, сімнадцятому 32 транзисторах та восьмому 28, десятому 30, шостому 35, вісімнадцятому 34 транзисторах, таким чином, що точка об'єднання колекторів сімнадцятого 32 і вісімнадцятого 34 транзисторів та вихідної шини 33 потенціал якої зменшується і прямує до шини від'ємного живлення.

Якщо струм витікає то струм розгалужується на емітери третього 6 та четвертого 7 транзисторів таким чином, що колекторний струм двадцятого 8 транзистора зменшується, а транзистора дев'ятнадцятого 5 збільшується, при цьому це призводить до зменшення базового струму шістнадцятого 21 та збільшення базового струму п'ятнадцятого 18 транзисторів, що призводить в свою чергу до призакривання шістнадцятого 21 транзистора та привідкривання п'ятнадцятого 18 транзистора, це у свою чергу призводить до зменшення емітерного струму шістнадцятого 21 транзистора і збільшення емітерного струму п'ятнадцятого 18 транзистора, що у свою чергу призводить до зменшення базового струму двадцять четвертого 26 транзистора і збільшення базового струму двадцять третього 25 транзистора, що призводить до привідкриванні двадцять четвертого 26 та призакриванні двадцять третього 25 транзисторів, в свою чергу сигнал передається на відбивачі Уілсона, які побудовано на сьомому 27, дев'ятому 29, п'ятому 31, сімнадцятому 32 транзисторах та восьмому 28, десятому 30, шостому 35, вісімнадцятому 34 транзисторах, таким чином, що точка об'єднання колекторів сімнадцятого 32 і вісімнадцятого 34 транзисторів та вихідної шини 33, потенціал якої збільшується і прямує до шини додатного живлення.


Перше 1, друге 4 джерела струму та перший 2, другий 3, дев'ятнадцятий 5, третій 6, четвертий 7, двадцятий 8 транзистори, на яких побудовано відбивачі Уілсона відповідно задають режим роботи по постійному струму каскадів схеми, таку ж саму роботу виконують четверте 10, п'яте 15, шосте 17, сьоме 22 джерела струму, які задають режим роботи каскадів схем, у свою чергу відбивачі Уілсона на першому 2, дев'ятнадцятому 5, третьому 6 транзисторах та другому 3, четвертому 7, двадцятому 8 транзисторах утворюють вхідний каскад, що дозволяє ввести сигнал, який підсилюється в схему. Двадцять перший 11 та двадцять другий 14 транзистори в діодному вмиканні забезпечують необхідний рівень падіння напруги для задання режиму роботи проміжного підсилювального каскаду побудованого на п'ятнадцятому 18, шістнадцятому 21 та двадцять третьому 25, двадцять четвертому 26 транзисторах відповідно, попарно двадцять третій 25, п'ятнадцятий 18 транзистори та двадцять четвертий 26, шістнадцятий 21 транзистори утворюють складені транзистори Шиклаї, що забезпечує побудову проміжних підсилювальних каскадів з близькими коефіцієнтами підсилення. Відбивачі Уілсона на сьомому 27, дев'ятому 29, п'ятому 31, сімнадцятому 32 транзисторах та восьмому 28, десятому 30, шостому 35 транзисторах забезпечують передачу підсиленого сигналу на вихідну шину 33. Одинадцятий 12, дванадцятий 13, тринадцятий 19, чотирнадцятий 20 транзистори та третє джерело струму утворюють двонаправлений відбивач струму, який забезпечує режим роботи проміжних підсилювальних каскадів на складених транзисторах Шиклаї на п'ятнадцятому 18, двадцять третьому 25 транзисторах та шістнадцятому 21, двадцять четвертому 26 транзисторах відповідно. Коригуючий конденсатор 24 забезпечує коригування АЧХ, резистор зворотного зв'язку 23 задає коефіцієнт підсилення, вхідна шина 16 слугує для введення сигналу, що має бути опрацьованим, вихідна шина 33

служує для виведення опрацьованого сигналу, шини додатного живлення 36, від'ємного 37 та шина нульового потенціалу 38 забезпечують необхідні напруги для живлення схеми.

#### ФОРМУЛА КОРИСНОЇ МОДЕЛІ

5

Двотактний симетричний підсилювач струму, який містить два джерела струму, вхідну шину, шину нульового потенціалу, вихідну шину, шини додатного і від'ємного живлення, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, бази третього і четвертого транзисторів з'єднано з базами першого і другого транзисторів відповідно, колектори першого і другого транзисторів з'єднано з виводами першого і другого джерела струму, перше і друге джерело струму з'єднані з шинами додатного і від'ємного живлення, шини додатного і від'ємного живлення з'єднані з емітерами сьомого, дев'ятого, п'ятого та восьмого, десятого, шостого транзисторів відповідно, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з колекторами одинадцятого та дванадцятого транзисторів відповідно, емітери одинадцятого і дванадцятого транзисторів з'єднані між собою, бази одинадцятого і дванадцятого транзисторів з'єднані з емітерами тринадцятого і чотирнадцятого транзисторів, бази тринадцятого і чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, бази сьомого і дев'ятого транзисторів з'єднано з колектором дев'ятого транзистора, колектор сьомого транзистора з'єднано з базою сімнадцятого транзистора, колектори сімнадцятого і вісімнадцятого транзисторів з'єднано з вихідною шиною, бази восьмого і десятого транзисторів з'єднані з базою десятого транзистора, колектор восьмого транзистора з'єднано з базою вісімнадцятого транзистора, який **відрізняється** тим, що введено дев'ятнадцятий, двадцятий, двадцять перший, двадцять другий, двадцять третій, двадцять четвертий транзистори, п'ять джерел струму, коригуючий конденсатор, резистор зворотного зв'язку, причому бази першого і третього транзисторів з'єднані з емітером дев'ятнадцятого транзистора і колектором третього транзистора, базу дев'ятнадцятого транзистора з'єднано з колектором першого транзистора, колектори дев'ятнадцятого і двадцять першого транзисторів з'єднано з базою двадцять першого транзистора та виходом четвертого джерела струму, шину додатного живлення з'єднано з виходом четвертого джерела струму та виходом шостого джерела струму, емітер двадцять першого транзистора з'єднано з базою п'ятнадцятого транзистора, вихід шостою джерела струму з'єднано з базою двадцять третього транзистора та з емітером п'ятнадцятого транзистора, колектор двадцять третього транзистора з'єднано з базою п'ятого транзистора та колектором п'ятого транзистора і емітером сімнадцятого транзистора, бази одинадцятого та дванадцятого транзисторів з'єднано з виходами третього джерела струму, колектори сьомого та чотирнадцятого транзисторів з'єднано між собою, колектори восьмого та тринадцятого транзисторів з'єднано між собою, колектор шістнадцятого транзистора з'єднано з емітером двадцять четвертого транзистора, базу та колектор шостого транзистора з'єднано з емітером вісімнадцятого та колектором двадцять четвертого транзисторів, базу двадцять четвертого та емітер шістнадцятого транзистора з'єднано з виходом сьомого джерела струму, шину від'ємного живлення з'єднано з виходами п'ятого та сьомого джерел струму, емітери дванадцятого та двадцять другого транзисторів з'єднано між собою, емітери двадцять другого та двадцять другого транзисторів з'єднано з базою двадцять другого транзистора та виходом п'ятого джерела струму, базу четвертого транзистора з'єднано з колектором четвертого та емітером двадцять другого транзисторів, базу двадцять другого транзистора з'єднано з виходом другого джерела струму, вхідна та вихідна шини з'єднані з виходами резистора зворотного зв'язку та коригуючого конденсатора.



Комп'ютерна верстка В. Мацело

Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна

ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601