



УКРАЇНА

(19) **UA** (11) **38758** (13) **U**
(51) МПК
G06F 7/50 (2008.01)

МІНІСТЕРСТВО ОСВІТИ
І НАУКИ УКРАЇНИ

ДЕРЖАВНИЙ ДЕПАРТАМЕНТ
ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ

ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

видається під
відповідальність
власника
патенту

(54) ПРИСТРІЙ ДЛЯ ПОРІВНЯННЯ ЧИСЕЛ

1

2

(21) u200803613

(22) 21.03.2008

(24) 12.01.2009

(46) 12.01.2009, Бюл.№ 1, 2009 р.

(72) МАРТИНЮК ТЕТЯНА БОРИСІВНА, UA, ОГОРОДНІЙЧУК ВІКТОРІЯ ОЛЕГІВНА, UA, ОГОРОДНІЙЧУК ЛУКА ВІКТОРОВИЧ, UA, БОТВІН РОМАН ІГОРОВИЧ, UA

(73) ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, UA

(57) Пристрій для порівняння чисел, який містить два регістри зсуву, причому входи розрядів першого регістра зсуву з'єднані з входами першого операнда пристрою, входи розрядів другого регістра зсуву з'єднані з входами другого операнда пристрою, який **відрізняється** тим, що в нього введено вузол аналізу, який містить елемент АБО і чотири елементи І, причому вхід керування записом першого регістра зсуву з'єднаний з першим входом дозволу запису пристрою, вхід керування за-

писом другого регістра зсуву з'єднаний з другим входом дозволу запису пристрою, виходи ознаки нуля першого і другого регістрів зсуву з'єднані відповідно з першим і другим входами елемента АБО і третього елемента І вузла аналізу пристрою, а також з першим входом першого і другого елементів І вузла аналізу пристрою відповідно, вихід елемента АБО вузла аналізу пристрою підключений до другого входу першого і другого елементів І і до третього входу третього елемента І, а також до інверсного входу четвертого елемента І вузла аналізу пристрою, другий вхід якого з'єднаний з входом зсуву пристрою, а його вихід підключений до входів керування зсувом першого і другого регістрів зсуву, інверсний вхід першого і другого елементів І підключений до виходу третього елемента І вузла аналізу пристрою, крім того, виходи першого, другого і третього елементів І вузла аналізу пристрою підключені відповідно до виходів логічних ознак (<, >, =) пристрою.

Корисна модель відноситься до обчислювальної техніки і може бути використана в операційних схемах цифрових процесорів.

Відомий пристрій для послідовного додавання та віднімання чисел [а.с. СРСР №579613, кл. G06F 7/50, 1976], який складається з однорозрядного суматора-віднімача, регістрів зсуву першого і другого доданків, блока корекції, елемента затримки, елементів І і АБО, причому перший і другий входи суматора-віднімача з'єднані з виходами молодших розрядів регістрів зсуву відповідно першого і другого доданків, а вихід суматора-віднімача підключений до входу старшого розряду регістра зсуву першого доданку, регістр зсуву другого доданку має додатковий розряд, вихід якого підключений до входу старшого розряду цього регістра зсуву, а вхід - до виходу блока корекції, перший, другий і третій входи якого підключені до виходів трьох старших розрядів регістра зсуву першого доданку, четвертий вхід - до виходу першого елемента І, перший вхід якого через елемент затримки підключений до виходу переносу однорозрядного суматора-віднімача, а другий вхід - до шини дозволу переносу, п'ятий вхід блока корекції підключений до першого керуючого входу пристрою, ви-

хід блока корекції підключений також до першого входу елемента АБО, вихід якого з'єднаний з другим і третім старшими розрядами регістра зсуву другого доданку, другий вхід елемента АБО з'єднаний з виходом другого елемента І, перший вхід якого підключений до виходу першого елемента І, а другий вхід - до другого керуючого входу пристрою.

Недоліком даного пристрою є неможливість формування логічних ознак (<, >, =), що звуває його функціональні можливості.

Найбільш близьким за технічною суттю є пристрій для алгебраїчного додавання чисел [а.с. СРСР №1136148, кл. G06F 7/50, 1985, Бюл. №3], який складається з двох регістрів зсуву, вузла підсумовування за модулем два і вузла запису знака результату, який містить елемент АБО, причому входи розрядів першого регістра зсуву з'єднані з входами першого операнда пристрою, входи розрядів другого регістра зсуву з'єднані з входами другого операнда пристрою, входи керування зсувом першого і другого регістрів зсуву підключені до входу синхронізації пристрою, виходи першого і другого регістрів зсуву підключені до відповідних входів вузла підсумовування за модулем два, крім

(13) U

(11) 38758

(19) UA

того, пристрій містить суматор, третій регістр зсуву, вузол підсумовування за модулем два містить три елемента І, два елемента АБО і елемент ІІІ, а вузол запису знака результату додатково містить два елемента І, при цьому входи розрядів суматора підключені до входів першого операнда пристрою, перший і другий входи першого елемента І вузла підсумовування за модулем два з'єднані відповідно з першим і другим входами вузла підсумовування за модулем два, а вихід підключений до входу елемента ІІІ вузла підсумовування за модулем два, вихід якого підключений до перших входів другого і третього елементів І вузла підсумовування за модулем два, другі входи яких з'єднані відповідно з першим і другим входами першого елемента І вузла підсумовування за модулем два, а виходи підключені до входів першого елемента АБО вузла підсумовування за модулем два, вихід якого підключений до інформаційного входу третього регістра зсуву, входи другого елемента АБО вузла підсумовування за модулем два з'єднані з виходами першого і третього елементів І вузла підсумовування за модулем два, а вихід підключений до інформаційного входу суматора, виходи знакових розрядів першого і другого регістрів зсуву підключені до перших входів відповідних елементів І вузла запису знака, другі входи яких з'єднані з виходами відповідно другого і третього елементів І вузла підсумовування за модулем два, входи елемента АБО вузла запису знака підключені до виходів першого і другого елементів І вузла запису знака, а вихід підключений до входу знакового розряду третього регістра зсуву, вхід керування зсувом якого з'єднаний з входом синхронізації пристрою, вхід керування суматора підключений до входу синхронізації пристрою.

Недоліком даного пристрою є обмежені функціональні можливості, оскільки не використовується можливість визначення співвідношення між операндами, тобто формування логічних ознак (<, >, =).

В основу корисної моделі поставлена задача створення пристрою для порівняння чисел, в якому за рахунок введення нових блоків та зв'язків досягається розширення функціональних можливостей за рахунок визначення логічних ознак (>, <, =) між операндами.

Поставлена задача вирішується тим, що в пристрій для порівняння чисел, який складається з двох регістрів зсуву, причому входи розрядів першого регістра зсуву з'єднані з входами першого операнда пристрою, входи розрядів другого регістра зсуву з'єднані з входами другого операнда пристрою, введено вузол аналізу, який містить елемент АБО і чотири елементи І, причому вхід керування записом першого регістра зсуву з'єднаний з першим входом дозволу запису пристрою, вхід керування записом другого регістра зсуву з'єднаний з другим входом дозволу запису пристрою, виходи ознаки нуля першого і другого регістрів зсуву з'єднані відповідно з першим і другим входами елемента АБО і третього елемента І вузла аналізу пристрою, а також з першим входом першого і другого елементів І вузла аналізу пристрою відповідно, вихід елемента АБО вузла ана-

лізу пристрою підключений до другого входу першого і другого елементів І і до третього входу третього елемента І, а також до інверсного входу четвертого елемента І вузла аналізу пристрою, другий вхід якого з'єднаний з входом зсуву пристрою, а його вихід підключений до входів керування зсувом першого і другого регістрів зсуву, інверсний вхід першого і другого елементів І підключений до виходу третього елемента І вузла аналізу пристрою, крім того, виходи першого, другого і третього елементів І вузла аналізу пристрою підключені відповідно до виходів логічних ознак (<, >, =) пристрою.

На кресленні зображено структурну схему пристрою для порівняння чисел.

Пристрій для порівняння чисел містить два регістри зсуву 1 і 2, вузол 3 аналізу, який містить елемент АБО 4 і чотири елементи І 5-8, причому входи розрядів регістра зсуву 1 з'єднані з входами 9 операнда А пристрою, його вхід керування записом підключений до входу 10 дозволу запису пристрою і він має вихід 11 ознаки нуля. Входи розрядів регістра зсуву 2 з'єднані з входами 12 операнда В пристрою, його вхід керування записом підключений до входу 13 дозволу запису пристрою і він має вихід 14 ознаки нуля. Виходи 11 і 14 ознаки нуля регістрів зсуву 1 і 2 з'єднані відповідно з першим і другим входами елементів АБО 4 та І 7 вузла 3 аналізу, а також з першим входом елементів І 5, 6 вузла 3 аналізу відповідно. У вузлі 3 аналізу вихід елемента АБО 4 підключений до другого входу елементів І 5, 6, третього входу елемента І 7, а також до інверсного входу елемента І 8 вузла 3 аналізу, другий вхід якого з'єднаний з входом 15 зсуву пристрою, а його вихід підключений до входів керування зсувом регістрів зсуву 1 і 2. Інверсний вхід елементів І 5, 6 підключений до виходу елемента І 7 вузла 3 аналізу, виходи елементів І 5, 6, 7 якого підключені відповідно до виходів 16, 17, 18 логічних ознак (<, >, =) пристрою.

Пристрій працює таким чином. Під час першого такту роботи пристрою виконується запис першого операнду А, який подається по входах 9 операнда А пристрою, при наявності сигналу дозволу на вході 10 дозволу запису пристрою. За другий такт записується другий операнд В, який подається по входах 12 операнда В пристрою, при наявності сигналу дозволу на вході 13 дозволу запису пристрою.

Запис операндів здійснюється в одиночному нормальному коді. Наприклад, інформація в регістрах зсуву 1 і 2, яка відповідає операндам А=9 і В=4, записується таким чином:

регістр зсуву 1:111111110...0 (А)
регістр зсуву 2:111100000...0 (В).

Потім виконується обробка вузлом 3 аналізу інформації, яка подається на його входи з виходів 11, 14 ознаки нуля обох регістрів зсуву 1 і 2 в результаті одночасного зсуву ліворуч їх вмісту до повного обнулення одного з них. Отже, впродовж перших чотирьох тактів роботи пристрою з виходів 11 і 14 ознаки нуля відповідних регістрів зсуву 1 і 2 на входи елемента АБО 4 вузла 3 аналізу подаються нульові сигнали, які, проходячи через елементи І 5-7 вузла 3 аналізу, формують нульові


сигнали на виходах 16-18 логічних ознак (<, >, =) пристрою відповідно. Одночасно нульовий сигнал з виходу елемента АБО 4 вузла 3 аналізу, який подається на інверсний вхід елемента І 8 вузла 3 аналізу, не припиняє проходження сигналу дозволу з входу 15 зсуву пристрою через елемент І 8 на входи керування зсувом регістрів зсуву 1 і 2 відповідно.

Після чотирьох тактів роботи пристрою регістр зсуву 2 обнулюється, а отже, на його виході 14 ознаки нуля з'являється одиничний сигнал, який, проходячи через елемент АБО 4 вузла 3 аналізу і будучи поданий на інверсний вхід елемента І 8 вузла 3 аналізу, припинить надходження сигналу дозволу з виходу елемента І 8 на входи керування зсувом обох регістрів зсуву 1 і 2. Одночасно наявність двох одиничних сигналів на прямих входах елемента І 6 вузла 3 аналізу та нульового сигналу з виходу елемента І 7 на його інверсному вході формує одиничний сигнал на його виході, а отже, на виході 17 логічної ознаки (>) пристрою, тобто виконується співвідношення $A > B$ між операндами А і В. При цьому на виходах елементів І 5, 7 вузла 3 аналізу, а отже, на виходах 16, 18 логічних ознак (<), (=) пристрою відповідно, залишаються нульові сигнали, оскільки на один з їх входів надходить

нульовий сигнал з виходу 11 ознаки нуля регістра зсуву 1.

У випадку, коли операнди А і В однакові за величиною, після закінчення зсуву ліворуч вмісту обох регістрів зсуву 1 і 2 вони обидва одночасно обнулюються. Отже, на виходах 11 і 14 ознаки нуля обох регістрів зсуву 1 і 2 присутні одиничні сигнали, які проходячи через елемент АБО 4 вузла 3 аналізу, формують одиничний сигнал на виході елемента І 7 вузла 3 аналізу, тобто на виході 18 логічної ознаки (=) пристрою. У свою чергу, одиничний сигнал з виходу елемента І 7 вузла 3 аналізу подається на інверсний вхід елементів І 5, 6 вузла 3 аналізу, а отже, формує нульовий сигнал на їх виходах, тобто на виходах 16 і 17 відповідних логічних ознак (<), (>) пристрою.

У запропонованому пристрої для порівняння чисел формуються логічні ознаки (<, >, =) двох операндів, поданих в одиничному нормальному коді, в процесі одночасного зсуву інформації в обох регістрах зсуву. Отже, час порівняння дорівнює часу зсуву найменшого з двох операндів. При цьому різниця двох операндів фіксується в одному з регістрів зсуву. Таким чином, запропонований пристрій виконує не тільки порівняння, але й віднімання двох операндів.



Фіг.