

О. Д. Азаров, д. т. н., проф.; О. О. Решетнік, аспірант

МАТЕМАТИЧНА МОДЕЛЬ КОМПАРАТОРА З РЕГУЛЬОВАНОЮ ЧУТЛИВІСТЮ ДЛЯ ШВИДКОДІЮЧОГО БАГАТОРОЗРЯДНОГО АЦП ІЗ ВАГОВОЮ НАДЛИШКОВІСТЮ

Запропоновано математичну модель компаратора з регульованою чутливістю для швидкодіючого багаторозрядного АЦП із ваговою надлишковістю.

Ключові слова: АЦП, НПСЧ (надлишкові позиційні системи числення), регулювання чутливості, компаратор.

Вступ

Традиційно АЦП порозрядного врівноваження відносять до пристроїв середньої швидкодії. Водночас, використання позиційних систем числення з ваговою надлишковістю при побудові АЦП порозрядного врівноваження високої роздільної здатності (12 – 18 двійкових розрядів) дозволяє значно скоротити час врівноваження, тобто підвищити швидкодію приладу [1]. При цьому значну роль відіграють два аспекти: рівень вагової надлишковості, що дозволяє під час порозрядного врівноваження компенсувати динамічні похибки I і II роду [2] і за рахунок цього значно (на порядок і більше) скоротити тривалість такту; а також чутливість і швидкодія компаратора, який при цьому використовується. Для традиційних АЦП чутливість компаратора, як правило, на всіх тактах задається постійною і повинна відповідати половині молодшого кванта. Проте для АЦП із ваговою надлишковістю такий принцип є нераціональним. У цьому випадку чутливість компаратора на старших тактах може бути низькою, водночас, як тривалість такту врівноваження мінімальною. На молодших, навпаки, чутливість повинна бути високою, а тривалість такту збільшеною.

Актуальність

Регулювання чутливості компаратора дозволяє додатково істотно (на порядок і більше) підвищити швидкодію АЦП порозрядного врівноваження із ваговою надлишковістю з високою роздільною здатністю [3] навіть порівняно з підходом, що запропоновано в [1]. Чутливість компаратора – це мінімальна різниця значень аналогових величин, при якій відбувається однозначний перехід в інший логічний стан на виході. Таким чином, є два значення чутливості: одне при переході з 0 в 1, інше при переході з 1 в 0. Якщо знехтувати зміщенням нуля, то зазвичай обидва ці значення однакові, проте мають різні знаки. Уведення вагової надлишковості у розрядну сітку АЦП дозволяє, завдяки регулюванню чутливості схеми порівняння, використовувати змінну тривалість тактів врівноваження для підвищення швидкодії. Водночас вказані підходи є нетрадиційними, новими і вимагають додаткових досліджень, особливо в напрямку визначення функції залежності чутливості схеми порівняння та її швидкодії від різниці значень вхідних аналогових сигналів. Тому тема статті, присвяченої аналізу математичної моделі компаратора з регульованою чутливістю для швидкодіючих багаторозрядних АЦП порозрядного врівноваження з ваговою надлишковістю, що в комплексі пов'язує чутливість компаратора з його швидкодією та тривалістю тактів врівноваження АЦП, є актуальною.

Мета

Метою досліджень є підвищення швидкодії АЦП порозрядного врівноваження шляхом використання схеми порівняння з регульованою чутливістю.

Задачі

Згідно до зазначеної мети формуються такі задачі:

1. Аналіз статичної порозрядної характеристики схеми порівняння з урахуванням зони нечутливості, зокрема, гістерезису і шумів.
2. Побудова математичної моделі СПС (схеми порівняння струмів) з урахуванням коефіцієнта передачі як функції різницевого вхідного сигналу.
3. Дослідження залежності динамічних характеристик схеми порівняння з регульованою чутливістю, зокрема, тривалості перехідного процесу на різних тактах врівноваження, залежно від змінення зони нечутливості.

Розв'язання задач

Вагова надлишковість виникає за умови певних співвідношень між вагами розрядів [1]. Для цього треба, щоб у розрядній сітці системи числення сума ваг молодших розрядів повинна бути більша за вагу старшого і-го розряду, тобто $Q_i < \sum_0^{i-1} Q_j$. Прикладом системи числення з ваговою надлишковістю, зокрема, є система, в якій $Q_i = Q_{i-1} + Q_{i-2}$ (числа Фібоначі) [4], або коли відношенням ваг сусідніх розрядів $Q_i / Q_{i-1} = \alpha$. При цьому, якщо $\alpha \approx 1.618$ та $\alpha^i = \alpha^{i-1} + \alpha^{i-2}$, то це система числення на основі «золотої пропорції».

Структурна схема АЦП порозрядного врівноваження з ваговою надлишковістю і змінною тривалістю тактів врівноваження мають деяку відмінність порівняно із структурою АЦП, що розглядалася в [1]. Вона повинна містити схему порівняння (СП) з регульованою чутливістю та генератор імпульсів регульованої тривалості (ГРТ) для завдання різної тривалості тактів врівноваження. На рис. 1 наведено структурну схему такого АЦП для НПСЧ $\{0, 1\}$.




Рис. 1. Структурні схеми швидкодіючого порозрядного АЦП із змінною тривалістю такту врівноваження на базі НПСЧ $\{0, 1\}$

Тут ГРТ містить ТГ – тактовий генератор, БП – блок пам'яті та ЛІ – лічильник імпульсів. Тут α -ЦАП має вагову надлишковість; БК - блок керування; ЛБ - логічний блок для формування вихідного коду $N_{вих}$. Доцільно вказати, що при цьому цифровий еквівалент вихідного коду $N_{вих}$ визначається як результат перетворення $A_{вх}$ в $\sum_0^{n-1} a_i Q_i$, де a_i - значення і-го розряду $a_i \in \{1,0\}$.

Слід зазначити, що побудова багаторозрядних (12 – 18 двійкових розрядів) швидкодіючих аналого-цифрових перетворювачів порозрядного врівноваження є досить складною задачею.

Це пов'язано з тим, що вага молодшого розряду такого АЦП повинна бути досить малою. До того ж значний вплив на роботу схеми мають динамічні похибки першого та другого роду, а також шуми. Наприклад, в АЦП з кількістю розрядів $n=18$ і діапазоном вхідного сигналу $D_{\text{вх}} = \pm 2,5B$ роздільна здатність дорівнює 262144 квантів, а значення молодшого кванту при цьому є 19 мкВ [5, 6]. Водночас у цьому випадку чутливість повинна бути не гірша за половину молодшого кванту на рівні 9,5 мкВ. Проте серійні компаратори забезпечують чутливість по напрузі на рівні $U_{\text{мін}} = 5\text{мВ}$ при часовій затримці спрацювання $t_{\text{макс}} = 4\text{нс}$ [7 - 10].

Завдяки застосуванню змінної тривалості тактів врівноваження, можна досягти значного скорочення загального часу врівноваження. На рис. 2 наведено діаграму врівноваження для прискореного [1] аналого-цифрового перетворення із змінною тривалістю тактів, наприклад, для $\alpha = 1,618$ і $n = 7$. У цьому випадку на старших тактах врівноваження різниця між вхідним та компенсуючим сигналом $\Delta A(t) = A_{\text{вх}}(t) - A_{\text{к}}(t)$ потенційно може бути великою, на молодших же тактах значення цієї різниці зменшується. Відповідно чутливість схеми порівняння повинна поступово зростати від старших тактів ((n-1), (n-2), . . .) до молодших тактів (. . ., 1, 0) [11].




Рис. 2. Діаграма врівноваження для форсованого перетворення із змінною тривалістю тактів

При цьому тривалість такту для старшого (n-1)-го розряду може бути мінімальною, а для молодшого (нульового) – максимальною. Час врівноваження визначається як:

$$T_{\text{єрів. зм.}} = \sum_{i=0}^{n-1} t_{Ti} = \sum_{i=0}^{n-1} \alpha^{-i} t_{T0} = \frac{t_{T0}}{1 - \alpha^{-1}},$$

де t_{T0} – тривалість такту для наймолодшого розряду.

Якщо тривалість тактів постійна, то

$$T_{\text{єрів}} = n_{\alpha} t_{T0},$$

де n_{α} – кількість розрядів

Виграш від застосування змінної тривалості тактів врівноваження порівняно з

порозрядним врівноваженням із сталою тривалістю тактів дорівнює

$$\gamma_{ШВ\ змін} = \frac{T_{ерів}}{T_{ерів.зм.}} = n_{\alpha}(1 - \alpha^{-1}) = n_2 \frac{\ln 2}{\ln \alpha} (1 - \alpha^{-1}).$$

У випадку, коли перехідні процеси у СП визначаються схемною функцією першого порядку [1], то

$$\gamma_{ШВ} = \frac{T_{ерів.2}}{T_{ерів}} = \frac{(n_2 + 1) \ln \alpha}{-\ln(\delta Q + \alpha^{-n_a})},$$

де $T_{ерів.нос.2}$ – час врівноваження для двійкової системи числення, δQ - максимальне значення похибки встановлення.

Рівень вагової надлишковості δQ залежить від типу НПСЧ. Причому, як показано в [1], якщо $1.8 < \alpha < 2.0$, то для оцінки тривалості такту можна використовувати формулу

$$\delta Q_i = \frac{\sum_0^{i-1} Q_j - Q_i}{\sum_0^i Q_j},$$

де Q_j – вага j -го розряду. Зі зростанням n_{α} $\delta Q \approx \frac{2 - \alpha}{\alpha}$.

Отже виграш від застосування змінної тривалості тактів врівноваження порівняно із традиційним двійковим врівноваженням визначається виразом

$$\gamma_{ШВ2} = \frac{T_{ерів.нос.2}}{T_{ерів.зм.}} = \frac{n_2(n_2 + 1)(1 - \alpha^{-1}) \ln 2}{-\ln(\delta Q + \alpha^{-n})}.$$

Варто зазначити, що запропонований вираз дає можливість оцінити лише потенційний виграш у швидкодії. Реальний виграш залежить від багатьох додаткових факторів. Найбільше значення має модель розподілу вагової надлишковості між компаратором та ЦАП. Для значень основи системи числення α близьких до 2.0 рівень вагової надлишковості є низьким, тому реальний виграш швидкодії зменшиться. Проте із збільшенням рівня вагової надлишковості буде зростати виграш. Визначення оптимального розподілу вагової надлишковості залежить від кількох складових, зокрема, від ширини статичної зони нечутливості компаратора, перехідної функції схеми порівняння, а також статичної похибки аналогових вузлів.

Для досягнення високої чутливості схема порівняння (СП) повинна містити пороговий елемент (ПЕ) у вигляді традиційного компаратора напруги, пристрій виділення різниці аналогових сигналів (ПВР) та підсилювач різницевого сигналу (ПР) із нелінійним зворотним зв'язком. Для врахування впливу шумів до структури компаратора введемо суматор сигналів, в якому підмішуємо шум $\Delta A_{ш}$ (композиція теплового, дробового, надлишкового, низькочастотного та інших шумів, які враховуються при аналізі). Таку узагальнену структуру наведено на рис. 3. На виході ПВР формується різниця аналогових сигналів $\Delta A = A_1 - A_2$. Такий підхід дозволяє вважати, що якщо ПЕ шумів не має, а узагальнений еквівалент шуму з'являється на вході ПР.




Рис. 3. Високочутлива схема порівняння аналогових сигналів

Час спрацювання СП залежить від рівня вхідного різницевого сигналу. Для більшості сучасних компараторів (типовим представником є модель AD8611 фірми Analog Devices) час спрацювання є постійною величиною [7]. За умови, що $U_{\max} \geq 5\text{мВ}$, час спрацювання компаратора є постійним: $t_{\min} = 4\text{нс}$, а при $U_{\max} = 1\text{мВ} \div 5\text{мВ}$ час спрацювання значно зростає. Тому для забезпечення надійного спрацювання ПЕ за виділений час доцільно задавати таке підсилення ПР, щоб $\Delta U_{\text{вих}} \geq 5\text{мВ}$. Тоді час такту врівноваження буде визначатися переважно динамічними характеристиками ПР. Тут порогова характеристика компаратора як правило містить гістерезис і описується у вигляді (рис. 4) [12, 13]:

$$y_i = \begin{cases} 0, & \text{при } \Delta A_{\text{вх}} \leq -\Delta A_{\Gamma_i} / 2 - \Delta A_{\text{ш ПЕ}} \\ 1, & \text{при } \Delta A_{\text{вх}} \geq \Delta A_{\Gamma_i} / 2 + \Delta A_{\text{ш ПЕ}} \end{cases},$$

де ΔA_{Γ_i} – ширина зони гістерезису схеми порівняння на i -му такті врівноваження.

Чутливість кількісно можна оцінити через зону нечутливості ($\Delta A'_{\Gamma}$) СПС. Вона залежить від опору зворотного зв'язку, але при високому опорі збільшуються вплив теплових шумів

$$\Delta U_{\text{ш}} = \sqrt{4kTR\Delta f},$$

де k – стала Больцмана, T – температура в Кельвінах, Δf – частотний діапазон.




Рис. 4. Порогова характеристика: а) підсилювача, б) схеми порівняння струмів (СПС)

На рис. 4 наведено геометричну інтерпретацію накладання гістерезису та шумів підсилювача різниці на порогову характеристику компаратора. Графіки на рис. 4 побудовано без врахування ефекту зміщення нуля (для спрощення). На рис. 4 а) наведено гістерезис, що виникає на виході підсилювача. Ширина гістерезису $\Delta A'_Г$ (зона гістерезису) визначає зону, в якій значення на виході компаратора не є повністю детермінованим. Наявність шумів погіршує загальну чутливість на $\Delta A_{Ш} = \frac{\Delta A'_{Ш} + \Delta A''_{Ш}}{2}$. Повна зона гістерезису (зона нечутливості) з урахуванням наявності шумів $\Delta A'_Г = \Delta A_Г + \Delta A_{Ш}$, Причому $\Delta A_Г = A'_{нор} - A''_{нор}$. У цьому випадку $A'_{нор}$ та $A''_{нор}$ – це математичне сподівання мінімального перевищення (чутливість) нульового рівня при перемиканні відповідно з 0 в 1 та з 1 в 0, при якому відбувається однозначний перехід із одного логічного стану в інший. Підсилювач зменшує загальний гістерезис схеми порівняння порівняно з гістерезисом порогового елемента в K (коефіцієнт підсилення має розмірність опору, оскільки ПР у цьому випадку є перетворювачем струм-напруга). Шум підсилювача додається до шуму компаратора, який зменшиться в K разів. При наявності у підсилювачі гістерезису він додається до загального гістерезису схеми порівняння. Отже, ширина зони гістерезису схеми порівняння в цілому залежить від гістерезисів підсилювача та порогового елемента й шумів:

$$\Delta A'_r = \Delta A_{r.шдс} + \Delta A_{ш} + \frac{\Delta A_{r.пе} + \Delta A_{ш}}{K},$$

де $\Delta A_{ш}$ – шум на вході підсилювача, $\Delta A_{r.пе}$ – гістерезис порогового елемента.

У рамках вибраної схеми порівняння аналогових сигналів регулювання коефіцієнта передачі підсилювача здійснюється автоматично. При цьому для змінення опору зворотного зв'язку залежно від ΔI_{ex} доцільно використовувати властивості вольт-амперної характеристики р-п переходу [14]. Найпростішим варіантом реалізації нелінійного зворотного зв'язку є використання двох паралельно зустрічно увімкнених діодів d1 та d2 (рис. 5 а).




Рис. 5. ПР з регульованим коефіцієнтом передачі із зворотним зв'язком у вигляді: а) двох зустрічно увімкнених діодів, б) діодного моста

У статичному режимі для першої схеми напруга на виході визначається струмом через діод,

$$U_{вих} = -\varphi_T \ln\left(\frac{I_{ex}}{I_0}\right),$$

де I_{ex} – значення вхідного струму схеми, $\varphi_T = 25\text{ мВ}$ – термопотенціал, $I_0 = 10^{-15}\text{ А}$ – тепловий струм діода.

Іншим варіантом введення нелінійного зворотного зв'язку є використання діодного моста (рис. 5 б)). Завданням струмів та кількості діодів зміщення можна отримувати різну конфігурацію зворотного зв'язку й відповідну їй передатну характеристику схеми. Увесь вхідний струм протікає через відкриту гілку зворотного зв'язку. Для другої схеми напруга на виході визначається як

$$U_{вих} = -\varphi_T \ln\left(\frac{I_{ex}^2}{I_0(I_n - I_{ex})}\right),$$

де I_n – наскрізний струм, що задається джерелами струму.

Реакцію підсилювача на елементарну дію (прямокутний імпульс) можна представити функцією першого порядку [15]

$$U_{вих}(t) = U_{вих} \left(1 - e^{-\frac{1}{RC}t}\right),$$

З урахуванням цього виразу можна побудувати модель динамічної передатної

характеристики підсилювача з регульованим коефіцієнтом передачі.

ППС із нелінійним зворотним зв'язком у вигляді діодного моста має ряд переваг при врахуванні наявності шумів. Ємність зворотного зв'язку для такого ППС є удвічі меншою. Проте ця схема має недоліки. У випадку, якщо вхідний струм $I_{вх}$ перевищить рівень струму джерел I_1 та I_2 , схема вийде з робочого режиму. Водночас схема, наведена на рис. 5 а), при малих значеннях вхідного струму має велику ємність зворотного зв'язку. До того ж резистор R складно виготовити в мікроелектронному виконанні, а ще він є додатковим джерелом шумів, що мають значний вплив на роботу схеми порівняння.

Для подолання наведених недоліків доцільно використовувати спеціалізований підсилювач струму із внутрішнім нелінійним зворотним зв'язком у вигляді діодного моста (рис. 6). Щоб порівняти запропоновані схеми, було проведено комп'ютерне моделювання (рис. 7). Перехідні характеристики другої схеми (рис. 5 б)) та підсилювача різницевого струму із внутрішнім нелінійним зворотним зв'язком (рис. 6) крутіші, ніж перехідна характеристика першої схеми (рис. 5 а)). Така перехідна характеристика краща для побудови запропонованої схеми порівняння із регульованою чутливістю.




Рис. 6. Підсилювач різницевого струму із внутрішнім нелінійним зворотним зв'язком





Рис. 7. Перехідні характеристики підсилювача: а) перша схема, б) друга схема, в) ППС із внутрішнім нелінійним зворотним зв'язком



а)




Рис. 8. Перехідна характеристика підсилювача з регульованим коефіцієнтом передачі при різних значеннях ΔI_{ex} : а) звичайна шкала, б) логарифмічна шкала

Для підсилювача на рис. 6 було проведено комп'ютерне моделювання СПС із використанням моделей сучасних інтегральних компонентів серії S700 [16]. Отримано форму вихідного сигналу підсилювача при різних вхідних ΔI_{ex} (рис. 8). Графік наведено в логарифмічному масштабі по обох осях.

Висновки

1. Запропоновано математичну модель компаратора з регульованою чутливістю для швидкодіючого багаторозрядного АЦП із ваговою надлишковістю. Модель реалізує залежність чутливості схеми порівняння від значення різниці вхідних сигналів, залежність часу спрацювання від рівня чутливості та впливу шумів на роботу компаратора.
2. Запропонований принцип регулювання чутливості схеми порівняння в АЦП дозволяє на старших тактах перетворення мати низьку чутливість, а швидкодію високою. Водночас на молодших тактах перетворення чутливість є високою, а швидкодія низькою.
3. Доведено, що застосування вагової надлишковості та принципу регулювання чутливості схеми порівняння дозволяє побудувати порозрядний аналого-цифровий перетворювач із покращеними динамічними характеристиками. При цьому можна підвищити швидкодію порозрядного перетворення на 1 - 2 порядки.

СПИСОК ЛІТЕРАТУРИ

1. Азаров О.Д. Основи теорії аналого-цифрового перетворення на основі надлишкових позиційних систем числення. Монографія. – Вінниця: УНІВЕРСУМ-Вінниця, 2004. – 260 с.
2. Островерхов В. В. Динамические погрешности аналого-цифровых преобразователей. – Л.: Энергия, 1975. – 176 с.: ил.
3. Захарченко С.М., Азаров О.Д., Харьков О.М. Самокалібровані АЦП із накопиченням заряду на основі надлишкових позиційних систем числення. Монографія / Під заг. ред. О.Д. Азарова. – Вінниця: УНІВЕРСУМ –

Вінниця, 2005. – 235 с.

4. Стахов А. П. Фибоначчиевы двоичные позиционные системы счисления // Кодирование и передача дискретных сообщений в системах связи. – М.: Наука, 1976. – С. 155 - 179.

5. Analog-digital conversion / Edited by Walt Kester / Analog Devices Inc. 2004. 1230 pages.

6. B. Greben. Bipolar and MOS analog integrated circuit design. Published 2003 John Wily & sons Technology & Industrial Arts. 912 pages.

7. AD8611 8-Lead, Ultrafast 4 ns Single Supply Comparator. – Режим доступу: <http://www.analog.com/en/prod/0%2C2877%2CAD8611%2C00.html> – Заголовок з екрану.

8. HA-4900 Precision Quad Comparators. – Режим доступу: <http://www.intersil.com/cda/deviceinfo/0,0,HA-4900,0.html> – Заголовок з екрану.

9. TLV-3501 4.5ns Rail-to-Rail, High Speed Comparator in Microsized Packages. – Режим доступу: <http://focus.ti.com/docs/prod/folders/print/tlv3501.html> – Заголовок з екрану.

10. LMN7220 - High Speed Comparator with LVDS Output from the PowerWise® Family. – Режим доступу: <http://www.national.com/pf/LM/LMN7220.html> – Заголовок з екрану.

11. Азаров О. Д., Решетнік О.О., Захарченко С.М. Підсилювач з регульованою чутливістю для схеми порівняння струмів // Інформаційні технології та комп'ютерна інженерія.– 2005.– №2.– С. 5 - 13с.

12. Красносельский М.А., Покровский А.В. Системы с гистерезисом. – М.: Наука. Главная редакция физико-математической литературы, 1983. – 272 с.

13. Alexei Pokrovskii. Systems with histeresis. – Режим доступу: <http://euclid.ucc.ie/hysteresis/node2.htm> – Заголовок з екрану.

14. Степаненко И.П. Основы микроэлектроники: Учебное пособие для вузов. – М.: Сов. радио, 1980. – 424 с.

15. Сигорский В.П., Петренко А.И. Основы теории электронных схем. – К.: Техника, 1967. – С. 469 – 481.

16. 700 Series 20V Bipolar array design manual. – Режим доступу: http://www.arraydesign.com/_count/countdown.cgi?7MANUAL.PDF – Заголовок з екрану.

Азаров Олексій Дмитрович – директор інституту інформаційних технологій та комп'ютерної інженерії, завідувач кафедри обчислювальної техніки;

Решетнік Олександр Олександрович – аспірант кафедри обчислювальної техніки.

Вінницький національний технічний університет.