



УКРАЇНА

(19) UA

(11) 158494

(13) U

(51) МПК

H03M 1/48 (2006.01)

НАЦІОНАЛЬНИЙ ОРГАН  
ІНТЕЛЕКТУАЛЬНОЇ ВЛАСНОСТІ  
ДЕРЖАВНА ОРГАНІЗАЦІЯ  
"УКРАЇНСЬКИЙ НАЦІОНАЛЬНИЙ  
ОФІС ІНТЕЛЕКТУАЛЬНОЇ  
ВЛАСНОСТІ ТА ІННОВАЦІЙ"


## (12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

(21) Номер заявки: <b>u 2024 04014</b>	(72) Винахідник(и): <b>Азаров Олексій Дмитрович (UA), Павлов Сергій Володимирович (UA), Дудник Олександр Вікторович (UA), Лукашук Олександр Олегович (UA)</b>
(22) Дата подання заявки: <b>09.08.2024</b>	
(24) Дата, з якої є чинними права інтелектуальної власності: <b>13.02.2025</b>	
(46) Публікація відомостей про державну реєстрацію: <b>12.02.2025, Бюл.№ 7</b>	(73) Володілець (володільці): <b>ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, вул. Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)</b>

## (54) СЛІДКУВАЛЬНО-ПАРАЛЕЛЬНИЙ АНАЛОГО-ЦИФРОВИЙ ПЕРЕТВОРЮВАЧ

### (57) Реферат:

Слідкувально-паралельний аналого-цифровий перетворювач містить слідкувальний аналого-цифровий перетворювач, двійковий цифро-аналоговий перетворювач, операційний підсилювач з резистором масштабу, паралельний аналого-цифровий перетворювач та суматор. При цьому вхідну шину слідкувального аналого-цифрового перетворювача з'єднано з першим входом операційного підсилювача, а також з резистором масштабу. Інформаційний вихід слідкувального аналого-цифрового перетворювача з'єднано з двійковим цифро-аналоговим перетворювачем, а також з другим входом суматора. Вихідну шину двійкового цифро-аналогового перетворювача з'єднано з операційним підсилювачем, вихід якого з'єднано з вхідною шиною паралельного аналого-цифрового перетворювача, а також з резистором масштабу. Інформаційний вихід паралельного аналого-цифрового перетворювача з'єднано з першим входом суматора.



UA 158494 U



Корисна модель належить до імпульсної техніки і може бути використана для перетворення аналогових сигналів у цифрові.

Відомий аналого-цифровий перетворювач (А.с. СРСР № 911720, м. кл. Н03К 13/02, бюл. № 9, 1982), який містить вхідну шину аналого-цифрового перетворювача, схему порівняння, блок керування, блок контролю, блок згортки коду, блок аналізу коду, цифро-аналоговий перетворювач із ваговою надлишковістю, інформаційний вихід аналого-цифрового перетворювача та контрольний вихід аналого-цифрового перетворювача, причому перший вхід схеми порівняння з'єднано з вхідною шиною аналого-цифрового перетворювача із ваговою надлишковістю, вихід схеми порівняння з'єднано з першим входом блока керування та першим входом блока контролю, вихід блока контролю є контрольним виходом аналого-цифрового перетворювача, перший, другий і третій виходи блока керування з'єднано з першим входом блока згортки коду, з другим входом блока аналізу коду та з другим входом блока контролю відповідно, вихід блока згортки коду є інформаційним виходом аналого-цифрового перетворювача, який з'єднаний з входом цифро-аналогового перетворювача із ваговою надлишковістю та з першим входом блока аналізу коду, вихід цифро-аналогового перетворювача із ваговою надлишковістю з'єднано з другим входом схеми порівняння.

Недоліком пристрою є низька точність роботи.

Найближчим аналогом є аналого-цифровий перетворювач (патент України № 72248, МПК Н03М 1/48 (2006.01), опубл. 10.08.2012, бюл. № 15), що містить вхідну шину аналого-цифрового перетворювача, схему порівняння, блок керування, цифро-аналоговий перетворювач із ваговою надлишковістю, інформаційний вихід аналого-цифрового перетворювача, генератор калібрувального сигналу, аналоговий комутатор, регістр послідовного наближення, лічильник у двійковій системі числення, цифровий обчислювальний пристрій, блок постійної пам'яті, блок оперативної пам'яті, вихід цифро-аналогового перетворювача із ваговою надлишковістю, причому вихід цифро-аналогового перетворювача із ваговою надлишковістю з'єднано з другим входом схеми порівняння, вхідну шину аналого-цифрового перетворювача з'єднано з першим входом аналогового комутатора, другий вхід аналогового комутатора з'єднано з виходом генератора калібрувального сигналу, вихід аналогового комутатора з'єднано з першим входом схеми порівняння, вихід схеми порівняння з'єднано з входом регістра послідовного наближення, а також прямим та реверсивним входами лічильника в двійковій системі числення, перший вхід цифро-аналогового перетворювача із ваговою надлишковістю з'єднано з першим виходом регістра послідовного наближення, другий вхід цифро-аналогового перетворювача із ваговою надлишковістю з'єднано з першим виходом цифрового обчислювального пристрою, вихід лічильника в двійковій системі числення з'єднано з першим входом цифрового обчислювального пристрою, другий вихід регістра послідовного наближення з'єднано з другим входом цифрового обчислювального пристрою, третій вхід цифрового обчислювального пристрою з'єднано з виходом блока постійної пам'яті, четвертий вхід цифрового обчислювального пристрою з'єднано з блоком оперативної пам'яті, другий вихід цифрового обчислювального пристрою з'єднано з інформаційним виходом аналого-цифрового перетворювача, третій вихід цифрового обчислювального пристрою з'єднано з входом блока оперативної пам'яті. Така сукупність елементів і зв'язків утворює слідкувальний аналого-цифровий перетворювач, тому в подальшому будемо використовувати узагальнене поняття: слідкувальний аналого-цифровий перетворювач.

Недоліками найближчого аналога є недостатня швидкодія через те, що в моменти швидкої зміни сигналу він помиляється, оскільки не встигає за вхідним сигналом, і намагається його догнати.

В основу корисної моделі поставлено задачу створення слідкувально-паралельного аналого-цифрового перетворювача, в якому за рахунок введення нових елементів і зав'язків між ними підвищується швидкодія, що розширює галузь використання пристрою.

Поставлена задача вирішується тим, що в слідкувально-паралельний аналого-цифровий перетворювач, який містить слідкувальний аналого-цифровий перетворювач, згідно з корисною моделлю, введено двійковий цифро-аналоговий перетворювач, операційний підсилювач з резистором масштабу, паралельний аналого-цифровий перетворювач та суматор, причому вхідну шину слідкувального аналого-цифрового перетворювача з'єднано з першим входом операційного підсилювача, а також з резистором масштабу, інформаційний вихід слідкувального аналого-цифрового перетворювача з'єднано з двійковим цифро-аналоговим перетворювачем, а також з другим входом суматора, вихідну шину двійкового цифро-аналогового перетворювача з'єднано з операційним підсилювачем, вихід якого з'єднано з вхідною шиною паралельного аналого-цифрового перетворювача, а також з резистором

масштабу, інформаційний вихід паралельного аналого-цифрового перетворювача з'єднано з першим входом суматора.

Корисна модель пояснюється кресленням, на якому зображена принципова схема слідувальньо-паралельного аналого-цифрового перетворювача.

5 Пристрій містить вхідну шину 1 слідувального аналого-цифрового перетворювача 2, яку з'єднано з першим входом операційного підсилювача 5, а також з резистором масштабу 4, інформаційний вихід слідувального аналого-цифрового перетворювача 2 з'єднано з двійковим цифро-аналоговим перетворювачем 3, а також з другим входом суматора 7, вихідну шину двійкового цифро-аналогового перетворювача 3 з'єднано з операційним підсилювачем 5, вихід операційного підсилювача з'єднано з вхідною шиною паралельного аналого-цифрового перетворювача 6, а також з резистором масштабу 4, інформаційний вихід паралельного аналого-цифрового перетворювача 6 з'єднано з першим входом суматора 7, пристрій також містить вихідну шину 8.

Працює пристрій таким чином.

15 Вхідний сигнал надходить на вхідну шину 1 слідувального аналого-цифровий перетворювача 2, звідти одразу отримується двійковий код, який потім подається на двійковий цифро-аналоговий перетворювач 3 для відтворення тієї частини вхідного сигналу, яку вдалося перетворити слідувальному аналого-цифровому перетворювачу 2. Ця частина сигналу, аналогічно, потрапляє на операційний підсилювач 5, який підсилює різницю між двома сигналами в певному масштабі резистором масштабу 4. При цьому вхідний сигнал, який надходить на один з входів цього підсилювача, віднімається від сигналу, який вдалося врівноважити слідувальному аналого-цифровому перетворювачу 2. Різниця між ними представляє собою похибку на даному такті, оскільки слідувальний аналого-цифровий перетворювач 2 завжди має деяку похибку, особливо при швидких змінах сигналу. Ця похибка може існувати постійно, якщо вхідний сигнал швидко змінюється. Якщо ж він стабільний, то похибка мінімізується через кілька тактів, коли слідувальний аналого-цифровий перетворювач 2 досягне вхідного сигналу. Це прискорюється завдяки тому, що різниця, яку слідувальний аналого-цифровий перетворювач 2 не зміг обчислити, передається на паралельний аналого-цифровий перетворювач 6 (не багаторозрядний), який додає цю різницю.

30 Двійковий цифро-аналоговий перетворювач 3 використовується для визначення частини сигналу, яку зміг перетворити слідувальний аналого-цифровий перетворювач 2.

Якщо паралельний аналого-цифровий перетворювач 6 успішно компенсував різницю, що залишилась від слідувального аналого-цифрового перетворювача 2, то вже на першому такті буде отримано правильне значення.

35 Якщо не вдалося цього зробити, то пристрій працюватиме кілька тактів до моменту, коли код на виході 8 повністю відповідатиме вхідному аналоговому сигналу. Але ця кількість тактів набагато менша, ніж в аналого-цифровому перетворювачі простого слідувального типу, завдяки введенню паралельного аналого-цифрового перетворювача 6, який постійно відслідковує цю різницю, і якщо можливо, компенсує її, що дозволяє отримати актуальний код вже на першому такті, відповідний поточному значенню сигналу.

40 Операційний підсилювач 5 (підсилювач різниці) увімкнений за схемою диференційного підсилювача. Він обраховує та підсилює різницю аналогових сигналів на його входах (тобто виділяє не врівноважену величину аналогового сигналу). Операційний підсилювач 5 використовується з резистором масштабу 4, який вибирається один раз - для відновлення діапазону наступного аналого-цифрового перетворювача, тобто задає коефіцієнт підсилення різниці вхідних сигналів.

45 На виході пристрій містить суматор 7 (або інший обчислювальний пристрій), який комбінує два коди, отримані від слідувального 2 та паралельного 6 аналого-цифрових перетворювачів відповідно, і формує вихідний код, який надходить на вихідну шину 8.

50

#### ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Слідувальньо-паралельний аналого-цифровий перетворювач, що містить слідувальний аналого-цифровий перетворювач, який **відрізняється** тим, що введено двійковий цифро-аналоговий перетворювач, операційний підсилювач з резистором масштабу, паралельний аналого-цифровий перетворювач та суматор, причому вхідну шину слідувального аналого-цифрового перетворювача з'єднано з першим входом операційного підсилювача, а також з резистором масштабу, інформаційний вихід слідувального аналого-цифрового перетворювача з'єднано з двійковим цифро-аналоговим перетворювачем, а також з другим входом суматора, вихідну шину двійкового цифро-аналогового перетворювача з'єднано з операційним

60

підсилювачем, вихід якого з'єднано з вхідною шиною паралельного аналого-цифрового перетворювача, а також з резистором масштабу, інформаційний вихід паралельного аналого-цифрового перетворювача з'єднано з першим входом суматора.

