



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

09 SU 1221755 A

60 4 Н 03 М 1/66



ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 3785416/24-24
(22) 24.08.84
(46) 30.03.86. Бюл. № 12
(72) А.П. Стаков, В.И. Моисеев,
А.Д. Азаров, В.Я. Стейскал
и Т.Н. Васильева
(53) 681.325 (088.8)
(56) Стаков А.П., Вишняков Ю.Н. О
повышении информационной надежности
аналого-цифровых преобразователей
следящего типа, в кн: Проблемы создания
преобразователей формы информа-
ции. Ч.2, Материалы III Всесоюзного сим-
позиума. Киев: Наукова думка, 1976,
с. 16.
- Гитис Э.И. Преобразователи информа-
ции для электронных цифровых вычисли-
тельных устройств. М.: Энергия, 1975,
с. 292, рис. 7-5 а.

(54) УСТРОЙСТВО ЦИФРОАНАЛОГОВОГО
ПРЕОБРАЗОВАНИЯ

(57) Изобретение относится к области
автоматики вычислительной техники
и может быть использовано при постро-
ении преобразователей формы информа-
ции. Изобретение позволяет повысить
точность преобразования в режиме фор-
мирования линейно изменяющегося
напряжения, что обеспечивается постро-
ением цифроаналогового преобразовате-
ля (ЦАП) на основе избыточных изме-
нительных кодов (ИИК), а также введе-
нием аналогового запоминающего блока,
блока синтеза кодов, блока цифровых
схем сравнения и блока регистров,
которые обеспечивают в режиме контро-
ля запись в блок регистров переход-
ных кодовых комбинаций, которые за-
тем используются в режиме преобразова-
ния для коррекции текущих значений
кода счетчика, что и обеспечивает
высокую точность преобразования при
использовании ЦАП низкой точности.
1 з.п. ф-лы, 2 ил., 2 табл.

09 SU 1221755 A

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей формы информации.

Цель изобретения - повышение точности преобразования.

На фиг. 1 показана структурная схема устройства цифроаналогового преобразования; на фиг. 2 - пример реализации блока синтеза кодов.

Устройство цифроаналогового преобразования содержит цифроаналоговый преобразователь 1 (ЦАП), счетчик 2 (СТР), блок 3 регистров (БРГ), блок 4 цифровых схем сравнения (БЦСС), блок 5 синтеза кодов (БСК) с первыми и вторыми входами 6 и 7 и выходами 8, аналоговый запоминающий блок 9 (АЗБ), блок 10 сравнения (БС), блок 11 управления, содержащий первый, второй и третий элементы ИЛИ 12, 13 и 14, инвертор 15, первый, второй, третий и четвертый элементы И 16, 17, 18 и 19, первый и второй 25-триггеры 20 и 21, счетчик 22, мультиплексор 23, демультиплексор 24. Устройство ЦАП содержит также шину 25 тактовых импульсов, шину 26 управления, выходную шину 27.

Цифроаналоговый преобразователь должен быть реализован на основе избыточного измерительного кода (ИИК), например кода Фибоначчи. Блок 10 сравнения осуществляет сравнение аналоговых сигналов A_1 и A_2 на его входах, причем сигнал на его выходе подчиняется следующему соотношению:

$$Y = \begin{cases} 0, & \text{если } A_1 \geq A_2; \\ 1, & \text{если } A_1 < A_2. \end{cases}$$

Блок 4 цифровых схем сравнения состоит из m цифровых схем сравнения и осуществляет сравнение на равенство содержимого группы разрядов счетчика 2 с содержанием блока 3 регистров, причем выходной сигнал Z_i - i -й схемы сравнения равен

$$Z_i = \begin{cases} 1, & \text{если СТР}(i) = РГ; \\ 0, & \text{если СТР}(i) \neq РГ, \end{cases}$$

где $i = 1, 2, \dots, m$;

$РГ$ - содержимое i -го регистра блока 3;

$\text{СТР}(i)$ - содержимое группы из $(n-m+1)$ младших разрядов счетчика 2;

n - число разрядов счетчика 2, определяемое разрядностью ЦАП 1;

m - количество переходных кодовых комбинаций (для кода Фибоначчи $m = n - 2$).

Блок 5 синтеза кодов обеспечивает формирование кодовой комбинации, записываемой в СТР 2 после появления на его выходе переходной кодовой комбинации. Комбинация для записи формируется по содержимому СТР 2 и выходным сигналам Z ; БЦСС 4, причем i -й ее разряд формируется следующим образом:

$$\text{БСК}[i] = \begin{cases} 0, & \text{если } i \in n-m; \\ (\text{СТР}[i] + Z_{i+m-n})x \\ \times \frac{1}{Z_{i+m-n+1}} \cdot \frac{1}{Z_{i+m-n+2}} \cdots \cdot \frac{1}{Z_m}. \end{cases}$$

Возможная схема реализации БСК 5 приведена на фиг. 2.

Устройство цифроаналогового преобразования работает в двух режимах: режиме контроля и режиме генерации линейно изменяющегося напряжения. В режиме контроля определяются переходные кодовые комбинации K_i .

Определение переходных кодовых комбинаций начинается с разряда, вес которого отличается от двоичного веса. Так, для 1 кода Фибоначчи с младшими разрядами 8, 5, 3, 2, 1 для которого проводятся все дальнейшие примеры, определение переходных кодовых комбинаций производится с 3-го разряда.

В режиме контроля устройство передвигается сигналом, поступающим пошине 26 управления, который устанавливает в нулевое состояние триггеры 20 и 21 блока 11 управления, записывает в счетчик 22 номер первого проверяемого разряда и через элемент ИЛИ 12 обнуляет реверсивный счетчик 2.

Единичное состояние триггеров 20 и 21 разрешает прохождение тактовых импульсов, поступающих на шину 25 тактовых импульсов устройства, на первый управляющий вход прямого счета счетчика 2.

Включение проверяемого разряда счетчика 2, выделяемого мультиплексором 23, устанавливает триггер 21 в "0" и переводит АЗБ 9 в режим запоминания аналоговой величины A с выхода ЦАП 1, соответствующей всему контролируемому разряду. Нулевым состоянием триггера 21 разрешается прохождение тактовых импульсов на третий управляющий вход обратно-

го счета счетчика 2 до момента срабатывания блока 10 сравнения. Изменение сигнала на выходе БС 10 из "0" в "1" происходит в момент равенства содержимого СТР 2 переходной кодовой комбинации проверяемого разряда. Срабатывание БС вызывает запись переходной кодовой комбинации "в соответствующий разряд блока 3 регистров, установит триггер 21 в "1", переводя СТР 2 в режим прямого счета, и увеличит содержимое счетчика 22 на единицу, устанавливая тем самым код следующего контролируемого разряда. Процесс определения всех последующих переходных комбинаций будет аналогичен.

Пример определения переходных кодовых комбинаций приведен в табл. 1.

После определения всех переходных комбинаций сигнал переполнения счетчика 22 обнулит счетчик 2 и установит триггер 20 в "0", переводя устройство в режим генерации линейно изменяющегося напряжения.

Тактовые импульсы поступают на шину 25 тактовых импульсов устройства. Счетчик 2 осуществляет преобразование числа входных импульсов в соответствующий рабочий код, в результате чего на выходе ЦАП 1 появляется аналоговый сигнал, величина которого пропорциональна количеству импульсов, поступающих на вход устройства, причем счетчик 2 начинает работу в режиме прямого счета, импульсы на соответствующий вход проходят через элементы 14 и 17. В процессе работы содержимое каждого из регистров РГ БРГ 3 постоянно сравнивается при помощи БЦСС 4 с соответствующей группой разрядов счетчика 2.

Если после поступления очередного счетного импульса БЦСС 4 выработал сигнал $Z_i = 1$ равенства содержимого i -го регистра с соответствующей группой разрядов счетчика 2, то единичный сигнал на выходе элемента ИЛИ 13 переводит счетчик 2 в режим записи. Блок 5 синтеза по содержимому счетчика 2 и выходным сигналам блока 4 цифровых схем сравнения формирует код, аналоговый эквивалент которого точно на величину младшего кванта больше выходной аналоговой величины ЦАП 1 на данном такте. На следующем такте происходит запись содержимого БСК 5 в счетчик 2. Затем

СТР 2 продолжает свою работу либо в режиме прямого счета, либо в режиме записи в зависимости от сигналов БЦСС 4.

5 Пример функционирования устройства в режиме генерации линейно изменяющегося напряжения показан в табл. 2.

Функционирование устройства в режиме генерации линейно изменяющегося напряжения периодически прерывается и осуществляется цикл проверки. Частота перехода из режима в режим определяется скоростью изменения реальных весов разрядов ЦАП 1 и зависит от стабильности параметров аналоговых узлов ЦАП 1 и от скорости изменения внешних условий.

20 Формула изобретения

Устройство цифроаналогового преобразования, содержащее блок управления, первый вход которого является шиной управления, второй вход — шиной тактовых импульсов, первый выход подключен к первому управляющему входу счетчика, выходы которого подключены к соответствующим входам цифроаналогового преобразователя, выход которого является выходнойшиной устройства и подключен к первому входу блока сравнения, выход которого подключен к третьему входу блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, введены аналоговый запоминающий блок, блок синтеза кодов, блок цифровых схем сравнения, блок регистров, информационные входы которого объединены с соответствующими первыми входами блока цифровых схем сравнения и блока синтеза кодов, соответствующими четвертыми входами блока управления и входами цифроаналогового преобразователя, управление входы блока регистров подключены к соответствующим вторым выходам блока управления, выходы подключены к соответствующим вторым входам блока цифровых схем сравнения, выходы которого подключены к соответствующим пятым входам блока управления и вторым входам блока синтеза кодов, выходы которого подключены к соответствующим информационным входам счетчика, второй, третий и четвертый управляющие входы которого подключены соответственно к третьему, четвертому и пятому выходам блока

управления, шестой выход которого подключен к управляющему входу аналогового запоминающего блока, информационный вход которого объединен с первым входом блока сравнения, а выход подключен к второму входу блока сравнения.

2. Устройство по п. 1, отличающееся тем, что блок управления выполнен на первом, втором и третьем элементах ИЛИ, инверторе, первом, втором, третьем и четвертом элементах И, счетчике, мультиплексоре, демультиплексоре, первом и втором RS -триггерах, первый S -вход второго RS -триггера объединен с первым входом первого элемента ИЛИ, первым управляющим входом счетчика, S -входом первого RS -триггера и является первым входом блока управления, второй S -вход объединен с вторым управляющим входом счетчика, информационные входы демультиплексора и является третьим входом блока управления, R -вход подключен к выходу мультиплексора, который является шестым выходом блока управления, primary и инверсный выходы подключены соответственно к первым входам третьего и четвертого элементов И, вторые входы которых объединены с первыми входами первого и второго элементов И и являются вторым вхо-

дом блока управления, третий входы объединены и подключены к прямому выходу первого RS -триггера, R -вход которого объединен с вторым входом первого элемента ИЛИ и подключен к выходу переполнения счетчика, инверсный выход подключен к вторым входам первого и второго элементов И, выход первого элемента И является третьим выходом блока управления, третий вход первого элемента И объединен с выходом инвертора и подключен к выходу второго элемента ИЛИ, входы которого являются пяттыми входами блока управления, выход инвертора подключен к третьему входу второго элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, выход является первым выходом блока управления, выход четвертого элемента И является четвертым выходом блока управления, выход первого элемента ИЛИ является пятым выходом блока управления, при этом выходы счетчика подключены к соответствующим адресным входам мультиплексора и демультиплексора, информационные входы мультиплексора являются четвертыми входами блока управления, выходы демультиплексора являются вторыми выходами блока управления.


Таблица 1

Такт	Разряд счетчика 2						Выход АЗВ 9, A ₂	Выход ЦАП 1, A ₁	Y	Режим
	6	5	4	3	2	1				
Реальный вес разряда ЦАП 1										
1	0	0	0	0	0	0	-	-	-	+1
2	0	0	0	0	0	1	-	-	-	+1
3	0	0	0	0	1	0	-	-	-	+1
4	0	0	0	0	1	1	-	-	-	+1
5	0	0	0	<u>1</u>	0	0	3	3	0	-1
6	0	0	0	0	1	1	3	3	0	-1
7	0	0	0	0 1 0			3	2	1	010•РГ1
8	0	0	0	0	1	1	-	-	-	+1


Такт	Разряд счетчика 2						Выход АЗВ 9, A ₂	Выход ЦАП 1, A ₁	Y	Режим
	6	5	4	3	2	1				
	Реальный вес разряда ЦАП 1									
	12	9	5	3	2	1				
	Прямой счет						+1
13	0	0	<u>1</u>	0	0	0	5	5	0	-1
14	0	0	0	1	1	1	5	6	0	-1
15	0	0	0	1	1	0	5	5	0	-1
16	0	0	<u>0</u>	<u>1</u>	<u>0</u>	<u>1</u>	5	4	1	01010→РГ2
...	Прямой счет						+1
...	0	0	<u>1</u>	1	1	1	-	-	-	+1
...	0	<u>1</u>	0	0	0	0	9	9	0	-1
...	0	0	1	1	1	1	9	11	0	-1
...	0	0	1	0	1	0	9	10	0	-1
...	0	0	1	1	0	1	9	9	0	-1
...	0	<u>0</u>	<u>1</u>	<u>1</u>	<u>0</u>	<u>0</u>	9	8	1	01100→РГ3
	Прямой счет									+1
<u>1</u>	0	0	0	0	0	0	12	12	0	-1
	Обратный счет						12	...	0	-1
...	0	1	0	1	0	0	12	12	0	-1
...	0	1	0	0	1	1	12	12	0	-1
...	<u>0</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>1</u>	<u>0</u>	12	11	1	010010→РГ4

Такт	Разряд счетчика 2						Z	Режим счетчи-ка 2	A _i	ВСК 5
	6	5	4	3	2	1				
	Реальный вес ЦДП 1									
0	0	0	0	0	0	0	-	Счет	0	
1	0	0	0	0	0	1	-	Счет	1	
2	0	0	0	0	1	0	Z ₁	Запись	2	000100
3	0	0	0	1	0	0	-	Счет	3	-
4	0	0	0	1	0	1	Z ₂	Запись	4	001000
5	0	0	1	0	0	0	-	Счет	5	-
6	0	0	1	0	0	1	-	Счет	6	-
7	0	0	1	0	1	0	Z ₁	Запись	7	001100
8	0	0	11	1	0	0	Z ₃	Запись	8	010000
9	0	1	0	0	0	0	-	Счет	9	-
10	0	1	0	0	0	1	-	Счет	10	-
11	0	1	0	0	1	0	Z ₄	Запись	11	100000
12	1	0	0	0	0	0	-	Счет	12	-
13	1	0	0	0	0	1	-	Счет	13	-

и т.д.



Фиг. 1



Фиг. 2

Редактор М.Петрова

Составитель В. Першиков

Техред Л.Олейник

Корректор М.Самборская

Заказ 1621/60

Тираж 816

Подписьное

ВНИИПТИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раузыская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4