



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(69) SU (u) 1304172

A1

(51) 4 Н 03 М 1/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 3941981/24-24

(22) 08.07.85

(46) 15.04.87. Бюл. № 14

(72) А.П.Стахов, А.Д.Азаров,
В.Я.Стейскал, В.И.Моисеев и В.П.Мар-
ченко

(53) 681.325 (088.8)


(56) Лаврентьев В.И., Ключки П.С.,
Аналогово-цифровые преобразователи
двустороннего уравновешивания. -
Киев. Знаніє, 1982, с.22.

Балакай В.Г. и др. Интегральные
схемы аналогово-цифровых и цифроанало-
говых преобразователей. - М.: Энергия,
1978, с. 45, рис. 1-13.

(54) СПОСОБ АНАЛОГО-ЦИФРОВОГО ПРЕ-
ОБРАЗОВАНИЯ

(57) Изобретение относится к вычис-
лительной и цифровой измерительной
технике и может быть использовано
для преобразования аналоговых вели-
чин в цифровые. Цель изобретения -

повышение быстродействия. Для дости-
жения поставленной цели в способ
поразрядного аналого-цифрового пре-
образования (АЦП) вводятся дополните-
льные операции формирования допол-
нительного аналогового сигнала и
суммирование его с компенсирующим
сигналом перед сравнением с входным
сигналом. Устройство, реализующее
заявленный способ, содержит аналого-
вый вход 1, блок 2 сравнения, счет-
чик 3 адреса, генератор 4 импульсов,
управляющий вход 5 запуска, цифро-
аналоговый преобразователь 6, блок
7 элементов ИЛИ, регистр 9 последов-
ательного приближения, первый цифро-
вой выход 10, второй цифровой вы-
ход 11. Формирование дополнительного
анalogового сигнала и использование
избыточных измерительных кодов поз-
воляет сократить длительность такта
уравновешивания, что повышает быст-
родействие АЦП. 1 ил.



(69) SU (u) 1304172 A1

Изобретение относится к автоматике и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Цель изобретения - повышение быстродействия аналого-цифрового преобразования.

На чертеже приведено устройство, реализующее предлагаемый способ аналого-цифрового преобразования.

Устройство содержит аналоговый вход 1, блок 2 сравнения, счетчик 3 адреса, генератор 4 импульсов, управляющий вход 5 запуска, цифроаналоговый преобразователь (ЦАП) 6, блок 7 элементов ИИ, блок 8 постоянной памяти, регистр 9 последовательного приближения, выходные шины 10, выход 11 окончания преобразования.

Сущность способа аналого-цифрового преобразования заключается в следующем.

При выполнении аналого-цифрового преобразования путем поразрядного уравновешивания осуществляют компенсацию входного аналогового сигнала A_{bx} компенсирующим аналоговым сигналом A_x . При этом преобразование проходит правильно, если на последнем такте осуществляется уравновешивание A_{bx} сигналом A_x с точностью до единицы младшего разряда ЦАП. Для этого необходимо, чтобы $t > t_n$, где t - длительность одного такта преобразования; t_n - номинальное значение длительности такта. Если длительность такта t будет меньше значения t_n , то уравновешивание может произойти неверно, вследствие неточного установления значения A_x и появление ошибок типа "неправильное включение разряда" или "неправильное выключение разряда". При формировании компенсирующего сигнала A_x на основе двоичного кода появление и первого и второго типов указанных ошибок кодирования приводит к неправильному уравновешиванию входного сигнала A_{bx} сигналом A_x .

В предлагаемом способе аналого-цифрового преобразования формирование сигнала A_x на основе избыточного измерительного кода (ИИК) исключает недоуравновешивание входного сигнала при появлении ошибок типа "неправильное выключение разряда" вслед-

ствие возможности компенсации этого типа ошибки в ИИК, обладающем избыточностью.

Для того, чтобы при аналого-цифровом преобразовании исключить ошибку типа "неправильное включение разряда" введена несимметрия в процессе уравновешивания входного сигнала, заключающаяся в том, что на каждом i -ом такте поразрядного уравновешивания одновременно с формированием компенсирующего сигнала формируется дополнительный аналоговый сигнал величиной

$$15 \quad \Delta Q_i = \frac{\sum_{j=1}^n Q_j - Q_i + 1}{2} \quad (1)$$

где n - число разрядов кода; Q_i - вес i -го разряда ИИК, при этом $Q_i = Q_i \cdot \alpha$,

где $1 < \alpha < 2$ - основание ИИК, который суммируется с компенсирующим сигналом поразрядного уравновешивания, а сравнение входного сигнала производится с результатом суммирования.

Это приводит к тому, что действующий на i -ом такте вес i -го разряда увеличивается. При этом, если разность входного и компенсирующего сигналов в конце предыдущего такта

30 уравновешивания превышала незначительно вес i -го разряда, то в текущем такте произойдет выключение i -го разряда и дальнейшее уравновешивание будет производиться последующими

35 младшими разрядами. Таким образом исключается ошибка типа "неправильное включение разряда".

Данные обстоятельства позволяют 40 значительно уменьшить длительность такта поразрядного кодирования, вследствие отсутствия производить точное, до половины веса младшего разряда сравнение входного и компенсирующего сигналов. Это сравнение достаточно производить с некоторой относительной погрешностью δ . Значение δ зависит от избыточности кода и определяется по формуле

$$\delta = 2\alpha^{-1} - 1.$$

Для чисел Фибоначчи, например, значение δ равно 23,6%.

Устройство, реализующее данный способ, работает следующим образом.

Цикл аналого-цифрового поразрядного кодирования начинается после прихода сигнала "Запуск" на управляющий вход 5. При этом на выходе ре-

гистра 9 последовательного приближения устанавливается в единичное состояние старший 1-й разряд (остальные разряды имеют нулевое значение).

На выходе блока 8 устанавливается код $K_1/\Delta Q_1$, полученный на основании выражения (1) и записанный в блок 8 на этапе изготовления. Через блок 7 коды с выходов регистра 9 последовательного приближения и блока 8 поступают на вход ЦАП 6, в котором происходит формирование и суммирование основного компенсирующего и дополнительного сигналов. На выходе ЦАП 6 появится компенсирующий аналоговый сигнал $A_{ki} = A_{bx} + \Delta Q_i$. Сравнение сигналов A_{bx} и A_{ki} производится в блоке 2, выходной сигнал u_i которого подчиняется следующему условию:

$$u_i \in \{0, 1\} = \begin{cases} 0, & A_{bx} < A_{ki}; \\ 1, & A_{bx} \geq A_{ki}. \end{cases}$$

При этом, если на первом такте уравновешивания $u_i = 0$, то 1-й разряд устанавливается в нулевое состояние, если же $u_i = 1$, то 1-й разряд остается в единичном состоянии на последующих тактах уравновешивания. На втором такте аналого-цифрового преобразования по сигналу генератора 4 импульсов изменяется на единицу содержимое счетчика 3 адреса и на выходе блока 8 устанавливается код $K_2/\Delta Q_2$, причем $K_2/\Delta Q_2 = K_1/\Delta Q_1 : 2$. Одновременно на выходе регистра 9 последовательного приближения устанавливается в единичное состояние 2-ой разряд. После очередного сравнения входного и компенсирующих сигналов 2-ой разряд либо устанавливается в нулевое состояние $/u_2=0/$, либо ос-

тается в единичном состоянии $/u_2=1/$. На последующих тактах работа устройства происходит аналогично. После окончания n тактов поразрядного уравновешивания на выходных шинах 10 находится код K_{bx} , являющийся цифровым эквивалентом входного аналогового сигнала A_{bx} , а на выходе 11 - сигнал окончания преобразования.

Ф о р м у л а и з о б р е т е н и я

Способ аналого-цифрового преобразования, основанный на поразрядном уравновешивании входного аналогового сигнала, заключающийся в том, что на каждом i-ом такте формируют компенсирующий аналоговый сигнал, осуществляют сравнение входного аналогового сигнала с компенсирующим аналоговым сигналом и запоминают результат сравнения, отличающийся тем, что, с целью повышения быстродействия, одновременно с формированием компенсирующего аналогового сигнала формируют дополнительный аналоговый сигнал величиной $\Delta Q_i =$

$$= j \frac{\sum_{i=1}^n Q_i - Q_i + 1}{2}, \text{ где } n - \text{число}$$

разрядов кода; Q_i - вес i-го разряда, и перед сравнением с входным аналоговым сигналом суммируют компенсирующий и дополнительный аналоговые сигналы, а сравнение входного аналогового сигнала осуществляют с сигналом результата суммирования, при этом формирование компенсирующего аналогового сигнала осуществляют на основе избыточного измерительного кода с весами $Q_i = Q_{i-\alpha}/\alpha$, где $1 \leq \alpha < 2$ - основание избыточного измерительного кода.

Составитель В.Першиков

Редактор М.Товтин

Техред И.Попович

Корректор Е.Рошко

Заказ 1324/57.

Тираж 902

Подписьное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4.