



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1381706 A1

(51) 4 Н 03 М 1/42

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ВСЕСОЮЗНАЯ
ПОЛИТИКА
ТЕХНИЧЕСКАЯ
БИБЛИОГРАФИЯ
13 13

(21) 4014504/24-24

(22) 28.01.86

(46) 15.03.88. Бюл. № 10

(71) Винницкий политехнический институт

(72) А.П. Стаков, С.М. Арапов,
А.Д. Азаров, В.П. Волков и Е.М. Арапова
(53) 681.325(088.8)


(56) Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. М.: Энергия, 1975, с. 308.

Патент США № 4275386,
кл. Н 03 К 13/02, опублик. 1981.

(54) КОНВЕЙЕРНЫЙ АНАЛОГО-ШИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

(57) Изобретение относится к вычислительной и измерительной технике и может быть использовано для преобра-

зования аналоговых величин в цифровые. Цель - повышение достоверности преобразования. Конвейерный аналого-цифровой преобразователь содержит блок 1 элементов разрядного кодирования, блок 2 источников опорных токов, переключатель 3, блок 4 управления, регистр 5, шифратор 6. Повышение достоверности преобразования достигается за счет введения режима метрологического контроля, в котором используются свойства симметричного измерительного двоичного кода при преобразовании дифференциального нулевого входного сигнала, при этом шифратор 6 обнаруживает запрещенные кодовые комбинации при ухудшении метрологических характеристик преобразования. З.з.п. Ф-лы, 4 ил.



Фиг.1

СССР
ПОЛІТОСТ

Изобретение относится к вычислительной и измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Цель изобретения - повышение достоверности преобразования.

На фиг. 1 приведена функциональная схема предлагаемого конвейерного аналого-цифрового преобразователя; на фиг. 2 - функциональная схема блока элементов разрядного кодирования; на фиг. 3 - функциональная схема блока управления; на фиг. 4 - пример реализации шифратора, выполняющего функцию контроля кодов.

Конвейерный аналого-цифровой преобразователь (АЦП) содержит (фиг. 1) блок 1 элементов разрядного кодирования, блок 2 источников опорных токов, переключатель 3, блок 4 управления, регистр 5, шифратор 6, выполняющий функцию контроля кодов, шину 7 "Режим работы", входную шину 8, выходную шину 9 "Контроль преобразования", выходные шины 10.

Блок 1 элементов разрядного кодирования (фиг. 2) выполнен на n элементах 11 разрядного кодирования, каждый из которых выполнен на элементе 12 сравнения токов, первом и втором сумматорах 13 и 14 токов и переключателе 15.

Блок 4 управления (фиг. 3) выполнен на первом и втором триггерах 16 и 17, тактовом генераторе 18, элементе И 19, счетчике 20, элементе 21 задержки.

Шифратор 6 (фиг. 4), выполняющий функцию контроля кодов, может быть выполнен на элементах 2И-ИЛИ 22 с соответствующими прямыми и инверсными входами, которые являются входами шифратора 6, выходы элементов 2И-ИЛИ 22, а также управляющий вход шифратора подключен к выходам элемента И 23, выход которого является выходом шифратора 6.

Конвейерный аналого-цифровой преобразователь работает следующим образом.

Конвейерный АЦП должен быть выполнен на основе кода Фибоначчи или кода "золотой" пропорции.

Работа конвейерного АЦП происходит в двух режимах: в режиме метрологического экспресс-контроля линейности выходной характеристики и режиме не-

посредственного преобразования входного аналогового сигнала в цифровой код.

Применительно к конвейерным АЦП целесообразно использовать симметричный код "золотой" пропорции, в котором любое действительное число может быть представлено в виде:

$$N = \sum_{i=-\infty}^{+\infty} a_i \alpha^i$$

где $a_i \in \{1, 0\}$ - двоичный коэффициент ($a_i = 1$ соответствует суммированию веса i -го разряда, $a_i = 1 -$ вычитанию);

α^i - вес i -го разряда;

$p = 0, 1, \dots$ - параметр кода.

Между весами разрядов существуют следующие соотношения:

$$\begin{cases} a_{i-p-1} + a_{i-1} - a_i = 0 \\ -a_{i-p} - a_{i-1} + a_i = 0. \end{cases} \quad (1)$$

На основе соотношений (1) производится контроль линейности выходной характеристики аналого-цифрового преобразователя.

Величины опорных токов формируют-
30 ся пропорционально весам разрядов

кода "золотой" пропорции:

$$I_{3T,i} = \frac{I_{3T}}{\alpha^{K-i}},$$

где $I_{3T,i}$ - i -й опорный (эталонный) ток;

I_{3T} - значение исходного опорного тока.

Процесс кодирования входной аналого-входной величины I_{av} производится в соответствии с выражением:

$$I_{i+1} = I_i - a_i \frac{I_{3T}}{\alpha^{K-i}}, \quad (2)$$

где I_{i+1} - значение преобразуемого тока на выходе $(i+1)$ -го элемента 11 разрядного кодирования;

I_i - значение преобразуемого тока на выходе i -го элемента 11 разрядного кодирования;

a_i - выходной сигнал i -го элемента 12 сравнения токов, определяемый выражением:

$$a_i = \begin{cases} \bar{I}_x \bar{I}_{3T} + \sum_{j=1}^i a_j I_{3T} j \geq \sum_{j=1}^i \bar{a}_j I_{3T,j} \\ 1, I_x I_{3T} + \sum_{j=i+1}^n a_j I_{3T,j} < \sum_{j=i+1}^n \bar{a}_j \bar{I}_{3T,j}, \end{cases} \quad (3)$$

где $a_i \in \{1, 0\}$, $a_j \in \{1, 0\}$;

$I_{\text{вх}}$ - входной (преобразуемый) ток. Результат преобразования на выходных шинах 10 представляет собой симметричный код "золотой" пропорции.

В режиме метрологического контроля осуществляется кодирование тока, равного току $I_{\text{вх}}$, который с дополнительного выхода блока 2 через переключатель 3 подается на второй вход блока 10 $I_{\text{вх}}$, обеспечивая тем самым нулевой дифференциальный входной ток первого элемента 11 разрядного кодирования. Результат кодирования по командам блока управления записывается в регистр 5 и анализируется шифратором 6. Признаком наличия отклонений весов разрядов является нарушение соотношения (1), что приводит к появлению запрещенных кодовых комбинаций. Разрешенными, например, для кода "золотой" 1-й пропорции являются кодовые группы, состоящие из трех разрядов вида: 1 1 I или I 1 I. Не выполнение этого условия является признаком увеличения погрешности преобразования выше допустимого уровня.

При переходе к режиму мётрологического контроля сигнал "Режим работы", поступающий по шине 7, переводит RS-триггер 16 в блоке 4 управления в единичное состояние, разрешая работу тактового генератора 18, первый импульс которого переводит RS-триггер 17 в единичное состояние, обеспечивая состояние переключателя 3, соответствующее режиму метрологического контроля, и разрешая прохождение тактовых импульсов через элемент И 19 на счетный вход счетчика 20, коэффициент деления которого обеспечивает появление сигнала занесения результата преобразования в регистр 5 после завершения работы блока 1 элементов разрядного кодирования. После записи результата преобразования в регистр 5 сигнал с выхода элемента 21 задержки разрешает работу шифратора 6 по обнаружению запрещенных комбинаций, свидетельствующих об увеличении погрешности преобразования выше допустимого уровня.

Ф о� м у л а и з о б р е т е н и я

1. Конвейерный аналого-цифровой преобразователь, содержащий блок элементов разрядного кодирования, блок источников опорных токов, выходы ко-

торого подключены к соответствующим первым входам блока элементов разрядного кодирования, выходы которого являются выходнымишинами, о т л и ч а ю щ и й с я тем, что, с целью повышения достоверности преобразования, введен шифратор, регистр, переключатель, блок управления, вход которого является шиной "Режим работы", первый выход подключен к управляющему входу шифратора, выход которого является выходной шиной "Контроль преобразования", информационные входы подключены к соответствующим выходам регистра, информационные входы которого подключены к соответствующим выходам блока элементов разрядного кодирования, управляющий вход подключен к второму выходу блока управления, третий выход которого подключен к управляющему входу переключателя, первый информационный вход которого подключен к дополнительному выходу блока источников опорных токов, второй информационный вход является входной линией, выход подключен к второму входу блока элементов разрядного кодирования.

2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что блок элементов разрядного кодирования выполнен на n элементах разрядного кодирования, где n - число разрядов преобразователя, логические выходы которых являются соответствующими выходами блока, первый аналоговый выход i -го элемента разрядного кодирования подключен к первому входу $(i+1)$ -го элемента разрядного кодирования, первый вход первого элемента разрядного кодирования и вторые входы n элементов разрядного кодирования являются соответствующими первыми входами блока, третий вход первого элемента разрядного кодирования является вторым входом блока, второй аналоговый выход i -го элемента разрядного кодирования подключен к третьему входу $(i+1)$ -го элемента разрядного кодирования, первый и второй аналоговые выходы n -го элемента разрядного кодирования подключены к линии нулевого потенциала.

3. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что блок управления выполнен на тактовом генераторе, элементе И, счетчике, элементе задержки, первом и втором RS-

триггерах, K-ходы которых объединены и подключены к выходу элемента задержки и являются первым выходом блока управления, S-ход первого RS-триггера 5 является входом блока управления, прямой выход подключен к управляющему входу тактового генератора, выход которого подключен к первому входу элемента И и к S-ходу второго RS-триггера 10, прямой выход которого является третьим выходом блока управления и подключен к второму входу элемента И, выход которого подключен к счетному входу счетчика, выход которого является 15 вторым выходом блока управления и подключен к входу элемента задержки.

4. Преобразователь по п.2, отличающийся тем, что каждый элемент разрядного кодирования выполнен на первом и втором сумматорах токов,

переключателе и элементе сравнения токов, первый вход которого объединен с первым входом первого сумматора токов и является первым входом элемента разрядного кодирования, второй вход объединен с первым входом второго сумматора токов и является третьим входом элемента разрядного кодирования, выход является логическим выходом элемента разрядного кодирования и подключен к управляющему входу переключателя, информационный вход которого является вторым входом элемента разрядного кодирования, первый и второй выходы подключены соответственно к вторым входам первого и второго сумматоров токов, выходы которых являются соответственно первым и вторым аналоговыми выходами элемента разрядного кодирования.






Рис. 2



Фиг. 3



Фиг.4

Составитель В. Першиков

Редактор Т. Парфенова Техред Л. Сердюкова Корректор Н. Король

Заказ 1194/55

Тираж 928

Подписано

ВНИИПТИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5