




ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГНТУ СССР




ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 4623351/24-24
- (22) 20.12.88
- (46) 30.12.90. Бюл. № 48
- (71) Винницкий политехнический институт
- (72) А. П. Стахов, А. Д. Азаров,
В. Я. Стейская, Е. А. Коваленко
- (53) 681.325 (088.8)
- (56) Гитин Э. И. Аналогово-цифровые преобразователи. М.: Энергогиздат. 1981, с. 235.
- Справочник по аналоговой вычислительной технике / Под ред. Г. Е. Пухова. Киев: Техника, 1975, с. 257, рис. 49а.
- (54) СУММИРУЮЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
- (57) Изобретение относится к вычисли-

тельной технике и может быть использовано для суммирования и преобразования аналоговых величин в код. Изобретение позволяет повысить точность. Это достигается тем, что в суммирующий аналогово-цифровой преобразователь, содержащий блок 10 сравнения, преобразователь 9 код-ток, введены ключевые элементы 1—3, источник 7 опорного напряжения, инвертор 8, цифроуправляемые резисторы 14—16, регистры 30, 31, 32 и 40 последовательного приближения, блок 44 постоянной памяти, счетчик 51, адреса, накапливающий сумматор 45 и блок 26 управления. 1 з. п. ф-лы, 3 ил.



Фиг. 1

SU (II) 1617638 A1

Изобретение относится к вычислительной технике и может быть использовано для суммирования и преобразования аналоговых величин в цифровые.

Целью изобретения является повышение точности.

На фиг. 1 представлена функциональная схема предлагаемого преобразователя; на фиг. 2 — структурная схема цифроуправляемого резистора; на фиг. 3 — функциональная схема блока управления.

Устройство (фиг. 1) содержит ключевые элементы 1—3, имеющие первые информационные входы 4—6, источник 7 опорного напряжения, инвертор 8, преобразователь 9 код—ток, блок 10 сравнивания токов, выходы 11, 12 и 13 цифроуправляемых резисторов 14, 15 и 16, выходы 17, 18 и 19 ключевых элементов 1, 2 и 3, выходы 20—25 блока 26 управления, выходы 27—29 блока 26, регистры 30—32 последовательного приближения, входы 33—35 блока 26, вторые входы 36—38 цифроуправляемых резисторов 14—16, вход 39 блока 26, регистр 40 последовательного приближения, выход 41 блока 26, вход 42 блока 26, цифровой коммутатор 43, блок 44 постоянной памяти, накапливающий сумматор 45, выходы 46—50 блока 26, счетчик 51 адреса, вход 52 блока 26 и выходы 53 накапливающего сумматора 45.

Цифроуправляемый резистор (фиг. 2) содержит ключи 54—56 и регистры 57—59.

Блок управления (фиг. 2) содержит генератор 60 импульсов, цифровой коммутатор 61, постоянное запоминающее устройство 62 и регистр 63.

Суммирующий аналогово-цифровой преобразователь работает в двух режимах: самоповерки и непосредственного преобразования.

Рассмотрим работу этого преобразователя в режиме самоповерки, который состоит из трех циклов. В первом цикле происходит поверка цифроуправляемого резистора 14. При этом на третий информационный вход ключевого элемента 1 с выхода источника 7 поступает опорное напряжение. По сигналу блока 26 на выходе регистра 30 устанавливается код 011...1.

Опорное напряжение с помощью цифроуправляемого резистора 14 преобразуется в ток, который поступает в точку суммирования на первый вход блока 10. На выходе счетчика 51 формируется адрес кодовой комбинации требуемого опорного напряжения. Через цифровой коммутатор 43 ($Y=1$) код требуемого опорного напряжения поступает на вход преобразователя 9. При самоповерке состояние счетчика 51 не изменяется до конца данного режима. Кодовая комбинация требуемого опорного напряжения записана в блоке 44 с учетом весов разрядов преобразователя 9, измеренных на этапе изготовления. Кроме того, на вход преобразо-

вателя 9 поступает опорное напряжение с выхода источника 7 через инвертор 8. Это обеспечивает соответствие входного опорного напряжения и выходного сигнала преобразователя 9.

При этом также достигается минимальный температурный и временной дрейф данных величин. Регистр 40 и накапливающий сумматор 45 в режиме самоповерки не участвуют. Выходной ток преобразователя 9 поступает в точку суммирования А. Выходной сигнал блока 10 подчиняется соотношению

$$Y = \begin{cases} 1, & \text{если } A_{10} > A_8 \\ 0, & \text{если } A_{10} \leq A_8 \end{cases}$$

15

Далее происходит уравновешивание выходного сигнала преобразователя 9 с выходным сигналом цифроуправляемого резистора 14 при помощи регистра 30. При этом, если $Y=1$, то разряд устанавливается в единичное состояние; если $Y=0$, то остается в нулевом.

На следующем такте на выходе регистра 30 устанавливается кодовая комбинация $Y: 0\ 111...1$ и анализируется следующий разряд. Первый цикл режима самоповерки заканчивается на n -м такте по сигналу «Конец преобразования» с выхода регистра 30.

В втором цикле режима самоповерки поверяется цифроуправляемый резистор 15.

На ключевые элементы 1 и 2 поступает опорное напряжение. Процесс поверки происходит аналогично первому циклу. Результат поверки формируется в регистре 31.

В третьем цикле аналогично происходит поверка цифроуправляемого резистора 16 с помощью ключевого элемента 3 и регистра 32. На этом режим самоповерки заканчивается.

Рассмотрим работу устройства в режиме непосредственного преобразования. На входы 4, 5 и 6 поступают входные напряжения U_1, U_2 и U_3 . При помощи цифроуправляемых резисторов напряжения преобразуются в токи и суммируются в точке А на первом входе блока 10.

По сигналу блока 26 на выходе регистра 40 формируется кодовая комбинация 011...1. Преобразователь 9 преобразует данный код в ток, который поступает в точку суммирования. На вход блока 10 поступает ток

59

$$I_4 = I_1 + I_2 + I_3 - I_8,$$

где I_8 — компенсирующий ток.

Входной ток блока 10 сравнивается с нулем. Происходит поразрядное уравновешивание входного сигнала весами регистра 40 аналогично уравновешиванию в режиме самоповерки весами регистров 30, 31 и 32.



Блок 44 содержит требуемые веса разрядов преобразователя 9, измеренные на этапе изготовления. В зависимости от ответа блока 10 в накапливающем сумматоре 45 формируется сумма двоичных эквивалентов весов включенных разрядов регистра 40.

На этом режим непосредственного преобразования заканчивается.

Формула изобретения

1. Суммирующий аналого-цифровой преобразователь, содержащий источник опорного напряжения, блок сравнения токов, преобразователь код—ток, выход которого соединен с первым входом блока сравнения токов, отличающейся тем, что, с целью повышения точности, в него введены три ключевых элемента, три цифроуправляемых резистора, четыре регистра последовательного приближения, цифровой коммутатор, инвертор, блок постоянной памяти, накапливающий сумматор, счетчик адреса и блок управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами первого ключевого элемента, третий и четвертый выходы — соответственно с первым и вторым управляющими входами второго ключевого элемента, пятый и шестой выходы — соответственно с первым и вторым управляющими входами третьего ключевого элемента, первые информационные входы первого, второго и третьего ключевых элементов являются соответственно первой, второй и третьей входнымишинами, вторые информационные входы первого, второго и третьего ключевых элементов объединены и являются шиной нулевого потенциала, трети информационные входы первого, второго и третьего ключевых элементов объединены с выходом инвертора и соединены с выходом источника опорного напряжения, выход инвертора соединен с первым входом преобразователя код—ток, выход которого объединен с выходами первого, второго и третьего цифроуправляемых резисторов, второй вход блока сравнения токов является шиной нулевого потенциала, а выход соединен с первыми входами блока управления и первого, второго, третьего и четвертого регистров последовательного приближения, выходы первого, второго и третьего ключевых элементов соединены соответственно с первыми входами первого, второго и третьего цифроуправляемых резисторов, вторые входы которых соединены с соответствующими выходами первого, второго и третьего регистров последовательного приближения, второй вход блока управления объединен с вторым входом первого регистра последовательного приближения и соединен с его выходом, третий вход блока управления объединен с вторым

входом второго регистра последовательного приближения и соединен с его выходом, четвертый вход блока управления объединен с вторым входом третьего регистра последовательного приближения и соединен с его выходом, третий вход первого, второго и третьего регистров последовательного приближения соединен соответственно с седьмым, восьмым и девятым выходами блока управления, десятый выход, которого соединен с вторым входом четвертого регистра последовательного приближения, третий вход которого объединен с пятым входом блока управления и соединен с выходом четвертого регистра последовательного приближения, выходы которого соединены с соответствующими первыми входами цифрового коммутатора, вторые входы которого объединены с соответствующими информационными входами накапливающего сумматора и соединены с соответствующими выходами блока постоянной памяти, третий вход цифрового коммутатора соединен с одинарнадцатым выходом блока управления, а выходы соединены соответственно с вторыми входами преобразователя код—ток, первым и вторым входами счетчика адреса соединены соответственно с двенадцатым и тринадцатым выходами блока управления, а выходы — с соответствующими входами блока постоянной памяти, четырнадцатый и пятнадцатый выходы блока управления соединены соответственно с первыми и вторыми управляющими входами накапливающего сумматора, выходы которого являются выходнойшиной, а шестой вход блока управления является управляемойшиной.
2. Преобразователь по п. 1, отличающийся тем, что блок управления выполнен на генераторе импульсов и последовательно с единицами цифровом коммутаторе, постоянном запоминающем устройстве и регистре, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый и пятнадцатый выходы которого являются соответственно седьмым, первым, вторым, третьим, четвертым, пятим, шестым, одиннадцатым, восьмым, девятым, двенадцатым, десятым, четырнадцатым, тринадцатым и пятнадцатым выходами блока, шестнадцатый, восемнадцатый и девятнадцатый выходы регистра соединены соответственно с вторым, третьим, четырнадцатым и пятим входами постоянного запоминающего устройства, двадцатый, двадцать первый и двадцать второй выходы регистра — соответственно с первым, вторым и третьим входами цифрового коммутатора, четвертый, пятый, шестой, седьмой, восьмой и девятый входы которого являются соответственно шестым, вторым, третьим, четвертым, первым и пятим выходами блока, выход генератора импульсов соединен с вторым входом регистра.



Составитель А. Титов

Редактор А. Лежкин
Заказ 4129Техред А. Кравчук
Тираж 668Корректор Н. Король
ПолинкоеВИНИТИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
(13035, Москва, Ж.-35, Рауисская наб., д. 45)

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101