



УКРАЇНА

(19) **UA** (11) **158049** (13) **U**
(51) МПК (2024.01)
H03K 5/00
G05F 1/08 (2006.01)

НАЦІОНАЛЬНИЙ ОРГАН
ІНТЕЛЕКТУАЛЬНОЇ ВЛАСНОСТІ
ДЕРЖАВНА ОРГАНІЗАЦІЯ
"УКРАЇНСЬКИЙ НАЦІОНАЛЬНИЙ
ОФІС ІНТЕЛЕКТУАЛЬНОЇ
ВЛАСНОСТІ ТА ІННОВАЦІЙ"

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ


(21) Номер заявки: u 2024 01842	(72) Винахідник(и): Азаров Олексій Дмитрович (UA), Павлов Сергій Володимирович (UA), Обертюх Максим Романович (UA)
(22) Дата подання заявки: 10.04.2024	
(24) Дата, з якої є чинними права інтелектуальної власності: 26.12.2024	(73) Володілець (володільці): ВІННИЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ, вул. Хмельницьке шосе, 95, м. Вінниця, 21021 (UA)
(46) Публікація відомостей про державну реєстрацію: 25.12.2024, Бюл.№ 52	

(54) БУФЕР НАПРУГИ

(57) Реферат:

Буфер напруги призначений для буферизації сигналів, які повільно міняються в часі, містить два джерела струму, шини додатного й від'ємного живлення, та двадцять вісім транзисторів. Перше та друге джерела струму та другий, третій, перший, четвертий, п'ятий, восьмий, шостий, сьомий, п'ятнадцятий та шістнадцятий формують ядро буфера напруги, що забезпечує передавання вхідного сигналу на вихід схеми. Дев'ятий, десятий, чотирнадцятий, тринадцятий, одинадцятий, дванадцятий, сімнадцятий та вісімнадцятий складають коригуючий ланцюг, що компенсує вхідний струм та забезпечує значне підвищення вхідного опору пристрою. Дев'ятнадцятий, двадцятий, двадцять другий, двадцять сьомий, двадцять перший, двадцять восьмий, двадцять третій, двадцять шостий, двадцять четвертий та двадцять п'ятий транзистори складають вихідний двотактний підсилювач постійного струму, що підсилює вихідний струм та значно зменшує вихідний опір буфера.

UA 158049 U



Корисна модель належить до імпульсної техніки і може бути використана в аналогово-цифрових перетворювачах і цифрових вимірювальних приладах.

Відомий буферний каскад [патент України № 15896, МПК H03K 5/22, G05B 1/00, опубл. 17.06.2006, бюл. № 7], який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини. Вхідна шина з'єднана з базами четвертого та п'ятого транзисторів, колектори яких з'єднані з колекторами шостого та третього транзисторів, відповідно та емітерами сьомого та другого транзисторів відповідно. База та колектор першого транзистора об'єднані і приєднані до шини додатного живлення через перше джерело струму, а також до бази другого транзистора. База сьомого транзистора з'єднана з шиною від'ємного живлення через друге джерело струму. Колектори другого та сьомого транзисторів з'єднані з шинами додатного та від'ємного живлення, відповідно. Емітер восьмого транзистора з'єднаний з базою сьомого транзистора та першим виводом другого джерела струму. Емітери дев'ятого та десятого транзисторів з'єднані з емітерами четвертого та п'ятого транзисторів, відповідно. Бази та колектори дев'ятого та десятого транзисторів з'єднані з базами третього та шостого транзисторів, відповідно. База та колектор дев'ятого транзистора з'єднані з емітером першого транзистора. База та колектор десятого транзистора з'єднані з базою та колектором восьмого транзистора. Емітери третього та шостого транзисторів з'єднані з емітерами одинадцятого та дванадцятого транзисторів, відповідно. Бази і колектори одинадцятого та дванадцятого транзисторів з'єднані з вихідною шиною.

Недоліком цього аналога є низька точність роботи, обумовлена різницею базових струмів вхідного каскаду.

Як найближчий аналог вибрано буфер напруги [Патент України № 141391, МПК H03K 5/00, G05F1/08, бюл. №7, 2020 р.], який містить вхідну та вихідну шини, шістнадцять транзисторів та шини додатного та від'ємного живлення, два джерела струму. Бази другого та третього транзисторів з'єднані з вхідною шиною, а емітери другого та третього транзисторів з'єднані з емітерами першого та четвертого транзисторів, відповідно. Колектори першого та четвертого транзисторів з'єднані з шинами додатного та від'ємного живлення через перше та друге джерела струму та базами п'ятого та восьмого транзисторів, відповідно. Колектори п'ятого та восьмого транзисторів з'єднані з шинами додатного та від'ємного живлення, відповідно. Колектор шостого транзистора з'єднано з емітером п'ятого, а колектор сьомого транзистора з'єднано з емітером восьмого, бази другого та третього транзисторів з'єднані з колекторами дев'ятого та десятого транзисторів, відповідно. Колектори другого та третього транзисторів з'єднані з емітерами чотирнадцятого та тринадцятого транзисторів, відповідно. Базу першого транзистора, емітери дев'ятого та одинадцятого, колектор тринадцятого, базу та колектор шостого з'єднано між собою. База та колектор одинадцятого транзистора з'єднані з базою тринадцятого та дев'ятого. Емітери шостого та п'ятнадцятого транзисторів з'єднані між собою. Базу та колектор п'ятнадцятого транзистора з'єднано з базою та колектором шістнадцятого транзистора та вихідною шиною. Базу четвертого транзистора, емітери десятого та дванадцятого, колектор чотирнадцятого база та колектор сьомого транзистора з'єднано між собою. База та колектор дванадцятого транзистора з'єднані з базою десятого та чотирнадцятого транзисторів. Емітери сьомого та шістнадцятого транзисторів з'єднані між собою.

Недоліком буфера напруги є низька точність роботи пристрою а саме: низька навантажувальна здатність.

В основу корисної моделі поставлена задача створення буфера напруги, в якому за рахунок введення нових елементів і зв'язків між ними підвищується навантажувальна здатність та точність роботи пристрою, що розширює функціональні можливості.

Поставлена задача вирішується тим, що у буфер напруги, що містить вхідну та вихідну шини, двадцять вісім транзисторів, шини додатного та від'ємного живлення, два джерела струму. Бази другого та третього транзисторів з'єднані з вхідною шиною, а емітери другого та третього транзисторів з'єднані з емітерами першого та четвертого транзисторів, відповідно. Колектори першого та четвертого транзисторів з'єднані з шинами додатного та від'ємного живлення через перше та друге джерела струму та базами п'ятого та восьмого транзисторів, відповідно. Колектор шостого транзистора з'єднано з емітером п'ятого, а колектор сьомого транзистора з'єднано з емітером восьмого, бази другого та третього транзисторів з'єднані з колекторами дев'ятого та десятого транзисторів, відповідно. Колектори другого та третього транзисторів з'єднані з емітерами чотирнадцятого та тринадцятого транзисторів, відповідно. Базу першого транзистора, емітери дев'ятого та одинадцятого, базу та колектор шостого з'єднано між собою. База та колектор одинадцятого транзистора з'єднані з базою тринадцятого та дев'ятого транзисторів. Емітери шостого та п'ятнадцятого транзисторів з'єднані між собою.

Базу та колектор п'ятнадцятого транзистора з'єднано з базою та колектором шістнадцятого транзистора та вихідною шиною. Базу четвертого транзистора, емітери десятого та дванадцятого, база та колектор сьомого транзистора з'єднано між собою. База та колектор дванадцятого транзистора з'єднані з базою десятого та чотирнадцятого транзисторів. Емітери сьомого та шістнадцятого транзисторів з'єднано між собою, емітери сімнадцятого та вісімнадцятого транзисторів з'єднано з колекторами тринадцятого та чотирнадцятого транзисторів, відповідно. Бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та восьмого транзисторів, відповідно. Колектори п'ятого та восьмого транзисторів з'єднано з базами дев'ятнадцятого та двадцятого транзистора, а також з колекторами двадцять другого та двадцять сьомого транзисторів, відповідно. Базу та колектор двадцять першого і базу та колектор двадцять восьмого транзисторів з'єднано з колекторами двадцять третього та двадцять шостого транзисторів, відповідно. Базу і колектор двадцять четвертого та базу і колектор двадцять п'ятого транзисторів з'єднано з емітерами двадцять третього та двадцять шостого транзисторів, відповідно. Бази двадцять третього та двадцять шостого транзисторів з'єднано з емітерами п'ятого та восьмого транзисторів відповідно. Емітери двадцять четвертого та двадцять п'ятого транзисторів об'єднано. Колектори двадцять другого та двадцять сьомого транзисторів з'єднано з вихідною шиною. Колектори п'ятого, сімнадцятого, дев'ятнадцятого, двадцять першого, двадцять другого та восьмого, вісімнадцятого, двадцятого, двадцять восьмого, двадцять сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно.

На кресленні представлено принципову схему буфера напруги.

Пристрій містить вхідну 4 та вихідну 32 шини, двадцять вісім транзисторів та шини додатного 30 та від'ємного 34 живлення, два джерела струму 1, 7. Бази другого 3 та третього 5 транзисторів з'єднані з вхідною шиною 4, а емітери другого 3 та третього 5 транзисторів з'єднано з емітерами першого 2 та четвертого 6 транзисторів, відповідно. Колектори першого 2 та четвертого 6 транзисторів з'єднано з шинами додатного 30 та від'ємного 34 живлення через перше 1 та друге 7 джерела струму та базами п'ятого 17 та восьмого 22 транзисторів відповідно. Колектор шостого 18 транзистора з'єднано з емітером п'ятого 17, а колектор сьомого 21 транзистора з'єднано з емітером восьмого 22, бази другого 3 та третього 5 транзисторів з'єднано з колекторами дев'ятого 8 та десятого 9 транзисторів відповідно. Колектори другого 3 та третього 5 транзисторів з'єднано з емітерами чотирнадцятого 14 та тринадцятого 13 транзисторів, відповідно. Базу першого 2 транзистора, емітери дев'ятого 8 та одинадцятого 10, базу та колектор шостого 18 з'єднано між собою. База та колектор одинадцятого 10 транзистора з'єднані з базою тринадцятого 13 та дев'ятого 8. Емітери шостого 18 та п'ятнадцятого 19 транзисторів з'єднано між собою. Базу та колектор п'ятнадцятого 19 транзистора з'єднано з базою та колектором шістнадцятого 20 транзистора та вихідною шиною 32. Базу четвертого 6 транзистора, емітери десятого 9 та дванадцятого 11, базу та колектор сьомого 21 транзистора з'єднано між собою. База та колектор дванадцятого 11 транзистора з'єднані з базою десятого 9 та чотирнадцятого 14 транзисторів. Емітери сьомого 21 та шістнадцятого 20 транзисторів з'єднано між собою. Емітери сімнадцятого 12 та вісімнадцятого 15 транзисторів з'єднано з колекторами тринадцятого 13 та чотирнадцятого 14 транзисторів, відповідно. Бази сімнадцятого 12 та вісімнадцятого 15 транзисторів з'єднано з базами п'ятого 17 та восьмого 22 транзисторів відповідно. Колектори п'ятого 17 та восьмого 22 транзисторів з'єднано з базами дев'ятнадцятого 16 та двадцятого 23 та колекторами двадцять другого 31 та двадцять сьомого 33 транзисторів відповідно. База та колектор двадцять першого 24 та база та колектор двадцять восьмого 29 транзисторів з'єднано з колекторами двадцять третього 25 та двадцять шостого 28 транзисторів, відповідно. База та колектор двадцять четвертого 26 та база та колектор двадцять п'ятого 27 транзисторів з'єднані з емітерами двадцять третього 25 та двадцять шостого 28 транзисторів, відповідно. Бази двадцять третього 25 та двадцять шостого 28 транзисторів з'єднано з емітерами п'ятого 17 та восьмого 22 транзисторів відповідно. Емітери двадцять четвертого 26 та двадцять п'ятого 27 транзисторів об'єднано. Колектори двадцять другого 31 та двадцять сьомого 33 транзисторів з'єднано з вихідною шиною 32. Колектори п'ятого 17, сімнадцятого 12, дев'ятнадцятого 16, двадцять першого 24, двадцять другого 31 та восьмого 22, вісімнадцятого 15, двадцятого 23, двадцять восьмого 29, двадцять сьомого 33 транзисторів з'єднано з шинами додатного 30 та від'ємного 34 живлення, відповідно.

Пристрій працює таким чином.

Вхідний сигнал від джерела вхідної напруги подається на вхідну шину 4. При цьому, якщо ця напруга збільшується, то другий транзистор 3 трохи закривається, а третій транзистор 5 трохи відкривається. При цьому перший транзистор 2 трохи закривається, а четвертий транзистор 6 трохи відкривається. Це приведе до того, що струм з першого джерела струму 1

перерозподіляється в базу п'ятого транзистора 17 і трохи відкриває його. Струм від другого джерела струму 7 розподіляється в базу восьмого транзистора 22 і трохи закриває його. При цьому струм від шини додатного живлення 30 через п'ятий транзистор 17 збільшується, трохи відкриває шостий 18 та п'ятнадцятий 19 транзистори і витікає через вихідну шину 32. Потенціал вихідної шини 32 збільшується. Через трохи закритий восьмий транзистор 22, струм з шини від'ємного живлення 34 зменшується і, відповідно, струм через трохи закриті шістнадцятий 20 та сьомий 21 транзистори також зменшується. Колекторний струм від другого транзистора 3 протікає через емітерний перехід чотирнадцятого транзистора 14 і через колектор дванадцятого транзистора 11. Відбивач струму, побудований на десятому 9 та дванадцятому 11 транзисторах, генерує колекторний струм, який витікає з бази третього транзистора 5. Колекторний струм третього транзистора 5 витікає з емітера тринадцятого транзистора 13 і формує його базовий струм, який протікає через одинадцятий транзистор 10. Далі колекторний струм відбивача струму, побудованого на дев'ятому 8 та одинадцятому 10 транзисторах, втікає в базу другого транзистора 3. Точність компенсації базових струмів другого 5 та третього 5 транзисторів залежить від ідентичності статичних характеристик третього 5 та тринадцятого 13, дев'ятого 8 та одинадцятого 10 транзисторів, а також ідентичності другого 3, чотирнадцятого 14, десятого 9 та дванадцятого 11 транзисторів. Струмові дзеркала на дев'ятнадцятому 16, двадцять першому 24 та двадцятому 23, двадцять восьмому 29 транзисторах відбивають струми, що протікають через колектори п'ятого 17 та восьмого 22 транзисторів. Двадцять третій 25 двадцять четвертий 26, двадцять п'ятий 27 та двадцять шостий 28 транзистори задають єдиний струм через вказані дзеркала. Різниця в струмах через колектори п'ятого 17 та восьмого 22 транзисторів, на яку перетворюється вихідний струм буфера напруги, надходить в бази двадцять другого 31 та двадцять сьомого 33 транзисторів та значно підсилюється та надходить на вихідну шину 32. Це призводить до значного зменшення вихідного опору пристрою. Сімнадцятий 12 та вісімнадцятий 15 транзистори задають режими роботи тринадцятого 13 та чотирнадцятого 14 транзисторів, відповідно. Шини додатного 30 та від'ємного 34 живлення забезпечують живлення схеми напругою +10 В та -10 В відповідно.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ

Буфер напруги, що містить вхідну та вихідну шини, шістнадцять транзисторів та шини додатного та від'ємного живлення, бази другого та третього транзисторів з'єднані з вхідною шиною, а емітери другого та третього транзисторів з'єднані з емітерами першого та четвертого транзисторів, відповідно, колектори першого та четвертого транзисторів з'єднані з шинами додатного та від'ємного живлення через перше та друге джерела струму та базами п'ятого та восьмого транзисторів, відповідно, колектор шостого транзистора з'єднано з емітером п'ятого, а колектор сьомого транзистора з'єднано з емітером восьмого, бази другого та третього транзисторів з'єднані з колекторами дев'ятого та десятого транзисторів, відповідно, колектори другого та третього транзисторів з'єднані з емітерами чотирнадцятого та тринадцятого транзисторів, відповідно, базу першого транзистора, емітери дев'ятого та одинадцятого, базу та колектор шостого з'єднано між собою, база та колектор одинадцятого транзистора з'єднані з базою тринадцятого та дев'ятого транзисторів, емітери шостого та п'ятнадцятого транзисторів з'єднані між собою, базу та колектор п'ятнадцятого транзистора з'єднано з базою та колектором шістнадцятого транзистора та вихідною шиною, базу четвертого транзистора, емітери десятого та дванадцятого, базу та колектор сьомого транзистора з'єднані між собою, база та колектор дванадцятого транзистора з'єднані з базою десятого та чотирнадцятого транзисторів, емітери сьомого та шістнадцятого транзисторів з'єднані між собою, який **відрізняється** тим, що введено дванадцять транзисторів, причому емітери сімнадцятого та вісімнадцятого транзисторів з'єднані з колекторами тринадцятого та чотирнадцятого транзисторів, відповідно, бази сімнадцятого та вісімнадцятого транзисторів з'єднані з базами п'ятого та восьмого транзисторів, відповідно, колектори п'ятого та восьмого транзисторів з'єднані з базами дев'ятнадцятого та двадцятого та колекторами двадцять другого та двадцять сьомого транзисторів, відповідно, базу та колектор двадцять першого та базу та колектор двадцять восьмого транзисторів з'єднані з колекторами двадцять третього та двадцять шостого транзисторів, відповідно, базу та колектор двадцять четвертого та базу та колектор двадцять п'ятого транзисторів з'єднані з емітерами двадцять третього та двадцять шостого транзисторів, відповідно, бази двадцять третього та двадцять шостого транзисторів з'єднані з емітерами п'ятого та восьмого транзисторів, відповідно, емітери двадцять четвертого та двадцять п'ятого транзисторів об'єднані, колектори двадцять другого та двадцять сьомого транзисторів з'єднані з вихідною шиною, колектори п'ятого, сімнадцятого, дев'ятнадцятого,

двадцять першого, двадцять другого та восьмого, вісімнадцятого, двадцятого, двадцять восьмого, двадцять сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення, відповідно.

