Логічний елемент "І"

Abstract

Логічний елемент "І" містить три МДН-транзистори, витік першого МДН-транзистора з'єднаний зі стоком другого МДН-транзистора, витік якого з'єднаний зі стоком третього МДН-транзистора, причому у нього введено четвертий та п'ятий МДН-транзистори, стік і заслін четвертого МДН-транзистора з'єднані зі стоком і заслоном першого МДН-транзистора, витік четвертого МДН-транзистора з'єднаний зі стоком п'ятого МДН-транзистора, заслін якого з'єднаний з витоком першого МДН-транзистора і стоком другого МДН-транзистора.

Предлагаемый логический элемент И содержит пять МОП-транзисторов. Исток первого транзистора соединен со стоком второго транзистора. Исток второго транзистора соединен со стоком третьего транзистора. Сток и затвор четвертого транзистора соединены, соответственно, со стоком и затвором первого транзистора, а исток соединен со стоком пятого транзистора. Затвор пятого транзистора соединен с истоком первого транзистора и стоком второго транзистора.

The proposed AND logic element contains five MOS transistors. The source of the first transistor is connected to the drain of the second transistor. The source of the second transistor is connected to the drain of the third transistor. The drain and the gate of the fourth transistor are accordingly connected to the drain and the gate of the first transistor, and the source is connected to the drain of the fifth transistor. The gate of the fifth transistor is connected to the source of the first transistor and the drain of the second transistor.