Особливості архітектури та структури реконфігурованих графічних прискорювачів
| dc.contributor.author | Яковлев, Ю. С. | uk |
| dc.date.accessioned | 2016-01-19T11:51:17Z | |
| dc.date.available | 2016-01-19T11:51:17Z | |
| dc.date.issued | 2013 | |
| dc.description.abstract | Features of construction of accelerators with reconfiguration by usage are observed: diagrammes of connections for sampling of optimal resources of the accelerator; scalings of system at the expense of usage of the updated ring bus; applications the PLIS for an accelerator pattern under type of the solved task; architectures of type "processor-in-memory" with application of the offered method of allocation of the graphics task on system processors. Thus offered is architectural-structural solutions are protected by patents of Ukraine. | en |
| dc.identifier.citation | Яковлев Ю. С. Особливості архітектури та структури реконфігурованих графічних прискорювачів [Текст] / Ю. С. Яковлев // Інформаційні технології та комп ютерна інженерія. - 2013. - № 3. | uk |
| dc.identifier.issn | 2078-6387 | |
| dc.identifier.issn | 1999-9941 | |
| dc.identifier.udc | 004.27; 004.31; 004.382.2. | |
| dc.identifier.uri | http://ir.lib.vntu.edu.ua/handle/123456789/3717 | |
| dc.language.iso | uk_UA | uk_UA |
| dc.publisher | Вінницький національний технічний університет | uk |
| dc.relation.uri | http://itce.vntu.edu.ua/index.php/itce/article/view/130 | |
| dc.subject | reconfiguration | en |
| dc.subject | the accelerator | en |
| dc.subject | the "processor-in-memory" | en |
| dc.subject | the programmed logical chip (PLC) | en |
| dc.title | Особливості архітектури та структури реконфігурованих графічних прискорювачів | uk |
| dc.title.alternative | Peculiarities of the architecture and structure of the reconfigure accelerator cards | en |
| dc.type | Article |
Файли
Контейнер файлів
1 - 1 з 1
Ліцензійна угода
1 - 1 з 1