Буферний каскад
Вантажиться...
Файли
Дата
Науковий керівник
Редактор
Інші учасники
Відповідальний
ORCID
Назва журналу
Номер ISSN
Назва тому
DOI
Альтернативна назва
Буферный каскад
Buffer stage
Buffer stage
Анотація
Буферний каскад, до якого додатково введено тридцять третій та тридцять четвертий транзистори, причому бази тридцять третього та тридцять четвертого транзисторів з'єднано з базами двадцять дев'ятого та тридцятого транзисторів відповідно. Колектори тридцять третього та тридцять четвертого транзисторів з'єднано вихідною шиною. Емітери тридцять третього та тридцять четвертого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно.
Буферный каскад, в который дополнительно введен тридцать третий и тридцать четвертый транзисторы, причем базы тридцать третьего и тридцать четвертого транзисторов соединены с базами двадцать девятого и тридцатого транзисторов соответственно. Коллекторы тридцать третьего и тридцать четвертого транзисторов соединены выходной шиной. Эмиттеры тридцать третьего и тридцать четвертого транзисторов соединены с шинами положительного и отрицательного питания соответственно.
The invention proposes a buffer stage. Thirty third and thirty fourth transistors are additionally incorporated to the said stage; bases of thirty third and thirty fourth transistors are united with bases of twenty ninth and thirtieth transistors, correspondingly. Collectors of thirty third and thirty fourth transistors are connected with an output bus. Emitters of thirty third and thirty fourth transistors are connected with buses of positive and negative power supply, correspondingly.
Буферный каскад, в который дополнительно введен тридцать третий и тридцать четвертый транзисторы, причем базы тридцать третьего и тридцать четвертого транзисторов соединены с базами двадцать девятого и тридцатого транзисторов соответственно. Коллекторы тридцать третьего и тридцать четвертого транзисторов соединены выходной шиной. Эмиттеры тридцать третьего и тридцать четвертого транзисторов соединены с шинами положительного и отрицательного питания соответственно.
The invention proposes a buffer stage. Thirty third and thirty fourth transistors are additionally incorporated to the said stage; bases of thirty third and thirty fourth transistors are united with bases of twenty ninth and thirtieth transistors, correspondingly. Collectors of thirty third and thirty fourth transistors are connected with an output bus. Emitters of thirty third and thirty fourth transistors are connected with buses of positive and negative power supply, correspondingly.
Опис
Ключові слова
УДК
Тип документа
Мова
Є частиною
ISSN
Посилання на публікацію
Серія, номер
ISBN
ББК
Інші ідентифікатори
51224
Пов’язані матеріали
Спонсорська підтримка
Правовласник
Бібліографічний опис
Пат. 51224 UA, МПК H03K 5/22, G05B 1/00. Буферний каскад [Текст] / О. Д. Азаров, О. В. Дудник, С. В. Богомолов (Україна). - № u200913561 ; заявл. 25.12.2009 ; опубл. 12.07.2010, Бюл. № 13. - 5 с. : кресл.