Bit error notification and estimation in redundant successive-approximation ADC

Abstract

Статтю присвячено дослідженню можливостей використання надлишкових систем числення для сповіщення про розрядну похибку в АЦП послідовного наближення в основному режимі перетворення. Проаналізовано функцію перетворення АЦП послідовного наближення з недвійковою основою. Якщо основа менша за 2, на виході перетворювача з'являються не всі можливі кодові комбінації. Досліджено процес утворення невикористаних комбінацій. Встановлено зв'язок між відхиленнями розрядів і переліком невикористаних комбінацій. Розглянуто можливості оцінювання значення розрядної похибки без переривання процесу аналого-цифрового перетворення.

The article is devoted to research on the possibilities to use redundant number systems for bit error notification in a successive-approximation ADC during the main conversion mode. The transfer function of a successive-approximation ADC with a non-binary radix is analyzed. If the radix is less than 2, not all possible code combinations appear on the converter output. The process of formation of unused combinations is investigated. The relationship between the bit`s deviations and the list of unused combinations is established. The possibilities of estimating the bit error value without interrupting the process of analog-to-digital conversion is considered.