Процесор швидкого перетворення Хартлі дійсних послідовностей
Вантажиться...
Файли
Дата
Назва журналу
Номер ISSN
Назва тому
DOI
Анотація
The proposed processor for fast Hartley transform of real sequences 14 switching units, 4 random-access memories, 3 summing units, 3 subtracting units, a unit for multiplying complex numbers, 2 registers, a read-only memory, 2 counters, and 2 triggers.
Опис
УДК
Тип документа
Мова
Є частиною
ISSN
Бібліографічний опис
Пат. 53217 A UA, МПК G06F 17/14 . Процесор швидкого перетворення Хартлі дійсних послідовностей [Текст] / В. І. Волинець (Україна). – № 2002042761 ; заявл. 08.04.2002 ; опубл. 15.01.2003, Бюл. № 1. - 6 с. : кресл.