<link rel="stylesheet" href="styles.f3b1fba60ec7970c.css">

Комірка однорідної структури

dc.contributor.authorМартинюк, Тетяна Борисівнаuk
dc.contributor.authorБітюкова, Жанна Олексіївнаuk
dc.contributor.authorЮрченко, Марія Олегівнаuk
dc.contributor.authorГрендач, Максим Михайловичuk
dc.contributor.authorМартынюк, Татьяна Борисовнаru
dc.contributor.authorБитюкова, Жанна Алексеевнаru
dc.contributor.authorMartyniuk, Tetiana Borysivnaen
dc.contributor.authorBitiukova, Zhanna Oleksiivnaen
dc.contributor.authorYurchenko, Maria Olehivnaen
dc.titleКомірка однорідної структуриuk
dc.title.alternativeВычислительная ячейка с однородной структуройru
dc.title.alternativeComputing module with uniform structureen
dc.date.issued2006-03-15
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.identifier.citationПат. 13107 UA, МПК G06F 7/00. Комірка однорідної структури [Текст] / Т. Б. Мартинюк, Ж. О. Бітюкова, М. О. Юрченко, М. М. Грендач (Україна). - № u200508992 ; заявл. 23.09.2005 ; опубл. 15.03.2006, Бюл. № 3. - 7 с. : табл., кресл.uk
dc.identifier13107
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/2019
dc.description.abstractКомірка однорідної структури містить мультиплексор, демультиплексор, арифметично-логічний елемент, два регістри, мініматор і блок налаштування, який містить RS -тригер, елементи АБО-НІ, І, АБО і елемент затримки, входи початкового встановлення і вхід дозволу пристрою, вхід скиду і вихід скиду комірки.uk
dc.description.abstractПредлагаемая вычислительная ячейка с однородной структурой содержит мультиплексор, демультиплексор, арифметико-логический элемент, два регистра, устройство для определения минимального значения числа и устройство управления. Устройство управления содержит RS-триггер, логические элементы ИЛИ-НЕ и ИЛИ, устройство временной задержки и схему установки ячейки в исходное состояние.ru
dc.description.abstractThe proposed computing module with uniform structure contains a multiplexer, a demultiplexer, an arithmetic and logic element, two registers, a unit for determining a minimal number value, and a control unit. The control unit contains an RS trigger, OR-NOT and OR logic elements, a time delay unit, and a reset circuit.en
dc.subjectG06F 7/00
dc.subjectобчислювальна технікаuk
dc.subjectобробка масивів данихuk
dc.subjectпристрої розпізнаванняuk
dc.subjectкомірка однорідної структуриuk
dc.typePatent
dc.language.isoukuk
dc.date.accessioned2015-10-20T08:40:00Z
dc.date.available2015-10-20T08:40:00Z

Файли

Контейнер файлів

Зараз показуємо 1 - 1 з 1
Вантажиться...
Ескіз
Назва:
13107.pdf
Розмір:
299,42 KB
Формат:
Adobe Portable Document Format
Опис:

Ліцензійна угода

Зараз показуємо 1 - 1 з 1
Вантажиться...
Ескіз
Назва:
license.txt
Розмір:
2,14 KB
Формат:
Item-specific license agreed upon to submission
Опис: