<link rel="stylesheet" href="styles.f3b1fba60ec7970c.css">

Дослідження особливостей функціонування оперативної пам’яті комп’ютерних систем

Скорочена інформація про документ
dc.contributor.authorБоднарчук, О. А.uk
dc.contributor.authorКрупельницький, Л. В.uk
dc.contributor.authorBodnarchuk, O. A.en
dc.contributor.authorKrupelnytskyi, L. V.en
dc.titleДослідження особливостей функціонування оперативної пам’яті комп’ютерних системuk
dc.date.issued2026
dc.publisherВінницький національний технічний університетuk
dc.identifier.citationБоднарчук О. А., Крупельницький Л. В. Дослідження особливостей функціонування оперативної пам’яті комп’ютерних систем // Матеріали LV Всеукраїнської науково-технічної конференції підрозділів ВНТУ, Вінниця, 24-27 березня 2026 р. Електрон. текст. дані. 2026. URI: https://conferences.vntu.edu.ua/index.php/all-fitki/all-fitki-2026/paper/view/27953.uk
dc.relation.ispartofМатеріали LV Всеукраїнської науково-технічної конференції підрозділів ВНТУ, Вінниця, 24-27 березня 2026 р.uk
dc.relation.urihttps://conferences.vntu.edu.ua/index.php/all-fitki/all-fitki-2026/paper/view/27953
dc.identifier.udc004.3
dc.identifier.urihttps://ir.lib.vntu.edu.ua/handle/123456789/54194
dc.description.abstractУ роботі розглянуто ключові аспекти функціонування сучасної оперативної пам'яті типуuk
dc.description.abstractThe paper examines the key aspects of the operation of modern DDR4/DDR5 type RAM. The impact of timings and clock frequency on the overall system bandwidth is analyzed. An approach is proposed for optimizing the interaction between the memory controller and RAM modules to reduce latency.en
dc.subjectоперативна пам’ятьuk
dc.subjectDRAMen
dc.subjectпропускна здатністьuk
dc.subjectзатримкаuk
dc.subjectтактова частотаuk
dc.subjectDDR5en
dc.subjectRAMen
dc.subjectbandwidthen
dc.subjectlatencyen
dc.subjectclock frequencyen
dc.typeThesis
dc.language.isoukuk
dc.relation.referencesГайда П. Ю. Архітектура обчислювальних систем: Підручник. — К.: Вища школа, 2021. —320 с.uk
dc.relation.referencesTanenbaum A. S., Austin T., Maher N. Structured Computer Organization. — 7th ed. — Pearson, 2024. — 672 p.en
dc.relation.referencesJEDEC Solid State Technology Association. DDR5 SDRAM Standard (JESD79-5B). — Arlington: JEDEC, 2022. — 534 p.en
dc.date.accessioned2026-09-11T11:58:40Z
dc.date.available2026-09-11T11:58:40Z

Файли

Контейнер файлів

Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
27953.pdf
Розмір:
237,79 KB
Формат:
Adobe Portable Document Format
Завантажити

Ліцензійна угода

Зараз показуємо 1 - 1 з 1
Ескіз
Назва:
license.txt
Розмір:
17 B
Формат:
Plain Text
Опис:
Завантажити

Зібрання

НТКП ВНТУ. Факультет інформаційних технологій та комп'ютерної інженерії (2026)