• English
    • українська
  • українська 
    • English
    • українська
  • Увійти
Дивитися документ 
  • Головна
  • Патенти, авторські свідоцтва
  • Патенти (ВДТУ)
  • Дивитися документ
  • Головна
  • Патенти, авторські свідоцтва
  • Патенти (ВДТУ)
  • Дивитися документ
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Конвеєрний пристрій

Автор
Мартинюк, Тетяна Борисівна
Кожем'яко, Андрій Вікторович
Хом'юк, Віктор Вікторович
Мартынюк, Татьяна Борисовна
Кожемьяко, Андрей Викторович
Хомяк, Виктор Викторович
Martyniuk, Tetiana Borysivna
Kozhemiako, Andrii Viktorovych
Khomiak, Viktor viktorovych
Дата
2005-05-16
Metadata
Показати повну інформацію
Collections
  • Патенти (ВДТУ) [339]
Анотації
Конвеєрний пристрій містить n входів та n комірок, крім того, і-та комірка містить блок порівняння, суматор, вузол виділення загальної частини операндів, три регістри, D-тригер, мультиплексор і блок логічних елементів І, блок порівняння, вузол виділення загальної частини операндів, мультиплексор, комірку. Він містить в n-ій комірці другий суматор, четвертий регістр, другий D-тригер і елемент АБО-НІ.
 
Предлагаемое конвейерное вычислительное устройство содержит несколько последовательно соединенных вычислительных ячеек, количество которых соответствует количеству входов устройства. Каждая ячейка, кроме последней, содержит устройство сравнения, сумматор, устройство для выделения общей части операндов, три регистра, D-триггер, логические элементы И и мультиплексор. Последняя вычислительная ячейка содержит дополнительный сумматор, дополнительный регистр и логический элемент ИЛИ-НЕ.
 
The proposed pipeline computing device contains several computing cells connected in series, the number of which corresponds to the number of the device inputs. Each cell, excluding the last one, contains a comparator, an adder, a unit for isolating the common part of operands, three registers, a D trigger, AND logic elements, and a multiplexer. The last computing cell contains an additional adder, an additional register, and an OR-NOT logic element.
 
URI:
http://ir.lib.vntu.edu.ua//handle/123456789/21505
Відкрити
6513.pdf (309.6Kb)

Інституційний репозиторій

ГоловнаПошукДовідкаКонтактиПро нас

Ресурси

JetIQСайт бібліотекиСайт університетаЕлектронний каталог ВНТУ

Перегляд

Всі архівиСпільноти та колекціїЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOIЦя колекціяЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOI

Мій обліковий запис

ВхідРеєстрація

Статистика

View Usage Statistics

ISSN 2413-6360 | Головна | Відправити відгук | Довідка | Контакти | Про нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ