Показати скорочену інформацію

dc.contributor.authorГаврілов, Д. В.uk
dc.contributor.authorКофанов, В. Л.uk
dc.contributor.authorШоробура, М.uk
dc.contributor.authorГончарук, М.uk
dc.date.accessioned2017-10-12T12:52:05Z
dc.date.available2017-10-12T12:52:05Z
dc.date.issued2017
dc.identifier.citationПодільники частоти на програмованих логічних інтегральних схемах [Текст] / Д. В. Гаврілов, В. Л. Кофанов, М. Шоробура, М. Гончарук // Матеріали VI міжнародної науково-технічної конференції "Сучасні проблеми радіоелектроніки, телекомунікацій та приладобудування (СПРТП-2017)", м. Вінниця, 28-30 вересня 2017 р. - 2017. - С. [?].uk
dc.identifier.isbn978-966-641-705-6
dc.identifier.urihttp://ir.lib.vntu.edu.ua//handle/123456789/18415
dc.descriptionЦифрові пристрої володіють високими споживчими властивостями і призначені для обробки та збереження інформації. Типові елементи логічних пристроїв слугують основою для побудови цифрових обчислювальних машин та автоматів дискретної дії. На сьогоднішній день випускається обмежена кількість різновидів ІС подільників частоти з фіксованим коефіцієнтом поділу через зниження їх серійноздатності, тому доцільно перетворювати лічильники на подільники з довільним модулем. На основі двійкових лічильників будуються подільники частоти з програмованим коефіцієнтом поділу або цифрові таймери (задавачі цифрових інтервалів).uk
dc.description.abstractОб’єктом даного дослідження є подільники частоти на програмованих логічних інтегральних схемах.uk
dc.language.isouk_UAuk_UA
dc.publisherВНТУuk
dc.relation.ispartofМатеріали VI міжнародної науково-технічної конференції "Сучасні проблеми радіоелектроніки, телекомунікацій та приладобудування (СПРТП-2017)", м. Вінниця, 28-30 вересня 2017 р.uk
dc.subjectобробка інформаціїuk
dc.subjectподільники частотиuk
dc.subjectПЛІСuk_UA
dc.subjectFPGAen
dc.titleПодільники частоти на програмованих логічних інтегральних схемахuk
dc.typeThesis


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію