Оптоэлектронный сумматор-умножитель для реализации алгоритма DMAC

Abstract

Запропоновано математичну модель ітераційного процесу розв'язання СЛАР, в якій вхідний масив коефіцієнтів розбивається на обробні апаратні масиви часткових розрядних сум і відповідних порозрядних переносів, що дозволяє паралельно і одночасно (при оптичній реалізації) обчислювати оператори суми і зсуву. Запропонована архітектура оптоелектронного матричного суматора-помножувача для реалізації обчислень згідно моделі за алгоритмом часового підсумовування DMAC. Досліджено удосконалену модель елемента масиву СС-VCSEL з зовнішньою оптичною емісією у резонаторі як базового елемента ПЧМС для оптичного лінійно-алгебраїчного процесора

Предложена математическая модель итерационного процесса решения СЛАУ, в которой входной массив коэффициентов разбивается на обрабатывающие аппаратные массивы частичных разрядных сумм и соответствующих поразрядных переносов, что позволяет параллельно и одновременно (при оптической реализации) вычислять операторы суммы и сдвига. Предложена архитектура оптоэлектронного матричного сумматора-умножителя для реализации вычислений согласно модели по алгоритму временного суммирования DMAC. Исследована усовершенствованная модель элемента массива СС-VCSEL с внешней оптической эмиссией в резонаторе как базового элемента ПВМС для оптического линейно-алгебраического процессора.

Mathematical model of the iterative process of solving systems of linear equations in which the input coefficient array is divided into machining hardware arrays bit partial sums and the corresponding bitwise shifts, which allows to calculate in parallel the operators of sum and shift. The architecture optoelectronic matrix adder-multiplier for the implementation of calculations according to the model by the algorithm of the interim summation of DMAC is proposed. Improved model element of the array SS-VSCEL with external optical emission in the cavity as a basic element of SLM for optical linear algebraic processor is investigated.