Показати скорочену інформацію

dc.contributor.authorКрайник, Я. М.uk, ru
dc.contributor.authorПеров, В. О.uk, ru
dc.contributor.authorKrainyk, Y.en
dc.contributor.authorPerov, V.en
dc.date.accessioned2019-12-04T09:03:43Z
dc.date.available2019-12-04T09:03:43Z
dc.date.issued2018
dc.identifier.citationКрайник Я. М. Особливості побудови окремих блоків ТРС-декодеру на базі ПЛІС [Електронний ресурс] / Я. М. Крайник, В. О. Перов // Наукові праці ВНТУ. – 2018. – № 1. – Режим доступу: https://praci.vntu.edu.ua/index.php/praci/article/view/563/539.uk
dc.identifier.issn2307-5376
dc.identifier.urihttp://ir.lib.vntu.edu.ua//handle/123456789/26717
dc.description.abstractУ статті розглянута проблема побудови окремих блоків для реконфігуровного декодеру Turbo‑Product-кодів. Запропоновано принципи організації блоків пошуку позицій мінімальних значень у вхідному векторі і універсального блоку зсуву, які дозволяють забезпечити повторне використання логічних ресурсів мікросхем програмованої логіки для обробки кодів різної структури. Принципи для організації блоків придатні для використання як для спеціалізованих мікросхем, так і для програмованих логічних інтегральних схем (ПЛІС), проте акцент робиться саме на останніх через їх універсальність та можливість багаторазової зміни конфігураційної структури. Розроблений блок пошуку використовує у своїй структурі два типи простих елементів і на їх основі виділяє значення, які є мінімальними. При цьому, запропонована структура, яка дозволяє виконувати пошук заданої кількості мінімальних значень. У свою чергу, універсальний блок зсуву забезпечує необхідні переміщення у вхідному або вихідному векторі значень таким чином, що вони можуть бути записані у модуль пам’яті або передані до модулю обробки. За рахунок використання цього блоку забезпечується в тому числі паралельний доступ до значень у пам’яті, що значно підвищує швидкодію процесу декодування. Крім цього, блок орієнтований на роботу з кодами різної довжини і виконує зсув значень за мінімальну кількість тактів робочої частоти. Відповідно, незалежно від коду, який використовується під час декодування, зсув значень буде виконано за одну й ту саму одиницю часу. Відповідно до наведених у роботі положень розроблені відповідні блоки мовою схемотехнічного опису VHDL. Проведено моделювання роботи розроблених блоків, яке показало коректність їх роботи. Ці блоки у складі декодеру Turbo-Product-кодів дозволяють підвищити універсальність декодеру з забезпеченням високої пропускної здатності.uk
dc.description.abstractThe paper considers the problem, dealing with the construction of the certain blocks for the reconfigurable decoder of Turbo‑Product-codes. Principles of organization of the blocks of minimal values position search in the input vector and universal shift unit were suggested, they enable to provide the reuse of the logic resources of the programmable logic microcircuits for processing of the codes of various structure. Principles of blocks organization are suitable for usage both in specialized microcircuits and in the programmable logic integrated circuits (PLIC), but the emphasis is made on the latter due to their universality and possibility of the multiple change of configuration structure. The developed searching unit uses in its structure two types of simple elements and on their base allocates values which are minimal. The structure, enabling to perform the search of the preset amount of the minimal values is proposed. In its turn, universal shift unit provides necessary relocations in the input or output vector of values, so that they can be written in the memory module or sent to the processing module. As a result of using this unit the parallel access to the values in the memory is provided, this increases considerably the rate of the decoding process. Besides, the unit is oriented on the work with the codes of different length and performs the values shift during minimal number of operation frequency cycles. Accordingly, irrespective of the code, used in the process of decoding, values shift will be performed during one and the same unit of time. In accordance with the principles, suggested in the paper, corresponding units are developed by means of the language of circuit engineering description VHDL. Simulation of the developed units operation is performed, it proved the correctness of their operation. These units in the decoder Turbo-Product-codes enable to improve the universality of the decoder, providing high carrying capacity.en
dc.description.abstractВ статье рассматривается проблема, связанная с построением определенных блоков для реконфигурируемого декодера Turbo-Product-коды. Предложены принципы организации блоков поиска положения минимальных значений во входном векторе и универсальном блоке сдвига, позволяющие обеспечить повторное использование логических ресурсов программируемых логических микросхем для обработки кодов различной структуры. Принципы организации блоков пригодны для использования как в специализированных микросхемах, так и в программируемых логических интегральных схемах (PLIC), но акцент делается на последние из-за их универсальности и возможности многократного изменения структуры конфигурации. Разработанная поисковая единица использует в своей структуре два типа простых элементов и на их основе выделяет минимальные значения. Структура, предложена возможность поиска заданного количества минимальных значений. В свою очередь, универсальный блок сдвига обеспечивает необходимые перемещения во входном или выходном векторе значений, чтобы их можно было записать в модуль памяти или отправить в модуль обработки. В результате использования этого блока обеспечивается параллельный доступ к значениям в памяти, что значительно увеличивает скорость процесса декодирования. Кроме того, блок ориентирован на работу с кодами разной длины и выполняет сдвиг значений в течение минимального количества циклов рабочих частот. Соответственно, независимо от кода, используемого в процессе декодирования, сдвиг значений будет выполняться в течение одной и той же единицы времени. В соответствии с принципами, предложенными в документе, соответствующие блоки разрабатываются с помощью языка схемотехнического описания VHDL. Проведено моделирование работы разработанных агрегатов, доказано правильность их эксплуатации. Эти блоки в декодере Turbo-Product-коды позволяют повысить универсальность декодера, обеспечивая высокую пропускную способность.ru
dc.language.isouk_UAuk_UA
dc.publisherВНТУuk
dc.relation.ispartofНаукові праці ВНТУ. – 2018. – № 1.uk
dc.relation.urihttps://praci.vntu.edu.ua/index.php/praci/article/view/563
dc.subjectдекодерuk, ru
dc.subjectблокuk, ru
dc.subjectTurbo-Product-кодиuk
dc.subjectПЛІСuk
dc.subjectdecoderen
dc.subjectuniten
dc.subjectTurbo-Product-codesen
dc.subjectPLICen
dc.subjectTurbo-Product-кодыru
dc.titleОсобливості побудови окремих блоків ТРС-декодеру на базі ПЛІСuk
dc.title.alternativeConstruction peculiarities of ТРС-decoder separate blocks on the base of FPGAen
dc.title.alternativeОсобенности строительства отдельных блоков ТРС-декодера на основе ПЛИСru
dc.typeArticle
dc.identifier.udc004.312.26:519.725
dc.relation.referencesBerrouC. Near Shannon limit error-correcting coding and decoding : Turbo-codes / C.Berrou, A. Glavieux, P.Thitimajshima // IEEE ICC’93.–1993. –P. 1064–1071.en
dc.relation.referencesChaseD. A class of algorithms for decoding block codes with channel measurement information / D. Chase // IEEE Trans. Inform. Theory. –Jan. 1972. –Vol.IT-18. –P. 170–182.en
dc.relation.referencesPyndiah R. Near-Optimum Decoding of Product Codes: Block Turbo Codes / R. Pyndiah // IEEETransactions on Communications. –August 1998. –Vol. 46, No. 8.–P. 1003 –1010.en
dc.relation.referencesTurbo product code decoder without interleaving resource: From parallelism exploration to high efficiency architecture / C. Leroux, C. Jego, P. Adde[et al.] // Journal of Signal Processing Systems, Springer.–No 64 (1). –2011. –P.17–29.en
dc.relation.referencesMegha S. Iterative Decoding Algorithm for Turbo Product Codes / S. Megha // International Journal of Innovative Research and Advenced Engineering (IJIRAE). –April 2014.–Vol. 1, Issue 2. –P.151–154.en
dc.relation.referencesHan J. High Speed Max-Log-MAP Turbo SISO Decoder Implementation Using Branch Metric Normalization / J.Han, E.Erdogan, T. Arslan // Proceedings of the IEEE Computer Society Annual Symposium on VLSI. –2005. P.173 –178.DOI: 10.1109/ISVLSI.2005.37en
dc.relation.referencesMathana J. FPGA Implementation of High Speed Architecture for Max Log Map Turbo SISO Decoder / J.Mathana, Dr. Rangarajan // International Journal of Recent Trends in Engineerign. –2009.–Vol. 2, No. 6. –P. 142–146.en
dc.relation.referencesKrainykY. Low-complexity high-speed soft-hard decoding for turbo-product codes / Y.Krainyk, V.Perov, M.Musiyenko // 2017 IEEE 37th International Conference on Electronics and Nanotechnology (ELNANO).–2017. –P. 471–474.en
dc.relation.referencesHardware-Oriented Turbo-Product Codes Decoder Architecture / Y.Krainyk, V.Perov, M.Musiyenko [et al.]// Conference Proceedings of IEEE IDAACS-2017. –Bucharest, 2017. –P. 151–154.en


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію