Показати скорочену інформацію

dc.contributor.authorОсадчук, О. В.uk
dc.contributor.authorСеменов, А. О.uk
dc.contributor.authorКоваль, К. О.uk
dc.date.accessioned2016-02-17T11:18:46Z
dc.date.available2016-02-17T11:18:46Z
dc.date.issued2009-10
dc.identifier.citationСеменов А. О. Квазілінійна математична модель помножувача частоти на основі біполярної транзисторної структури з від'ємним опором [Текст] / А. О. Семенов, О. В. Осадчук, К. О. Коваль // Вісник Хмельницького національного університету. Серія "Технічні науки". - 2009. - № 4. - С. 244-248.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/8347
dc.description.abstractВ роботі запропоновано квазілінійну математичну модель помножувача частоти аналогових сигналів на основі біполярної транзисторної структури з від’ємним опором. Квазілінійна математична модель побудована на основі степеневої апроксимації вольт-амперних характеристик біполярної транзисторної структури та квазілінійної схеми-заміщення у режимах подвоєння та потроєння частоти.uk
dc.description.abstractIn this work it is proposed a quasi-linear mathematical model of an analog signal frequency multiplier on a base of bipolar transistor structure with negative resistance. The quasi-linear mathematical model is developed on a base of power approximation of U/I characteristics of the bipolar transistor structure and a quasi-linear substitution circuit in frequency doubling and tripling modes.en
dc.language.isouk_UAuk_UA
dc.publisherХмельницький національний університетuk
dc.subjectмоделюванняuk
dc.subjectпомножувачі частотиuk
dc.subjectвід'ємний опірuk
dc.subjectтранзисторна структура з від'ємним опоромuk
dc.titleКвазілінійна математична модель помножувача частоти на основі біполярної транзисторної структури з від'ємним опоромuk
dc.typeArticle
dc.identifier.udc621.382.2


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію