dc.contributor.author | Гаврілов, Д. В. | uk |
dc.contributor.author | Кофанов, В. Л. | uk |
dc.contributor.author | Шоробура, М. | uk |
dc.contributor.author | Гончарук, М. | uk |
dc.date.accessioned | 2017-10-12T12:52:05Z | |
dc.date.available | 2017-10-12T12:52:05Z | |
dc.date.issued | 2017 | |
dc.identifier.citation | Подільники частоти на програмованих логічних інтегральних схемах [Текст] / Д. В. Гаврілов, В. Л. Кофанов, М. Шоробура, М. Гончарук // Матеріали VI міжнародної науково-технічної конференції "Сучасні проблеми радіоелектроніки, телекомунікацій та приладобудування (СПРТП-2017)", м. Вінниця, 28-30 вересня 2017 р. - 2017. - С. [?]. | uk |
dc.identifier.isbn | 978-966-641-705-6 | |
dc.identifier.uri | http://ir.lib.vntu.edu.ua//handle/123456789/18415 | |
dc.description | Цифрові пристрої володіють високими споживчими властивостями і призначені для обробки та збереження інформації. Типові елементи логічних пристроїв слугують основою для побудови цифрових обчислювальних машин та автоматів дискретної дії. На сьогоднішній день випускається обмежена кількість різновидів ІС подільників частоти з фіксованим коефіцієнтом поділу через зниження їх серійноздатності, тому доцільно перетворювати лічильники на подільники з довільним модулем. На основі двійкових лічильників будуються подільники частоти з програмованим коефіцієнтом поділу або цифрові таймери (задавачі цифрових інтервалів). | uk |
dc.description.abstract | Об’єктом даного дослідження є подільники частоти на програмованих логічних інтегральних схемах. | uk |
dc.language.iso | uk_UA | uk_UA |
dc.publisher | ВНТУ | uk |
dc.relation.ispartof | Матеріали VI міжнародної науково-технічної конференції "Сучасні проблеми радіоелектроніки, телекомунікацій та приладобудування (СПРТП-2017)", м. Вінниця, 28-30 вересня 2017 р. | uk |
dc.subject | обробка інформації | uk |
dc.subject | подільники частоти | uk |
dc.subject | ПЛІС | uk_UA |
dc.subject | FPGA | en |
dc.title | Подільники частоти на програмованих логічних інтегральних схемах | uk |
dc.type | Thesis | |