Метод та засоби генерування пилкопобідних сигналів підвищеної лінійності на базі ЦАП із низькоглітчевим кодуванням

Abstract

Проведено аналіз існуючих математичних моделей глітчів у ЦАП та показано їх недосконалість та неточність. Розглянуто негативний вплив глітчів на динамічні похибки в ЦАП та на швидкість Ц-А перетворення. Запропоновано метод зменшення глітчів у генераторах пилкоподібних сигналів підвищеної лінійності. Складено та проаналізовано математичну модель глітчів в ЦАП із ваговою надлишковістю. Доведено доцільність застосування ЦАП на основі СЧВН, зокрема p-кодів золотої пропорції та р-кодів Фібоначчі. Запропоновано метод побудови швидкодіючих лічильників із використанням модифікованої системи числення Фібоначчі (МФ-системи числення), що дозволяє розширити діапазон лічби та зменшити кількість обладнання. Оцінено ефективність застосування вагової надлишковості для зменшення рівня глітчів у ЦАП та запропоновано оптимальні параметри систем числення, на основі яких побудовано ЦАП. Розроблено загальні структурні схеми кожного виду лічильника та структурні схеми їх окремих розрядів. Розроблено структурні і принципові схеми двотактних підсилювачів постійного струму (ДППС) з параметричним коригуванням зсуву нуля та з вхідним каскадом на польових транзисторах. Запропоновано структурну організацію генераторів аналогових сигналів на основі фібоначчієвого ЦАП та з використанням швидкодіючих фібоначчієвих лічильників Розроблено програмні засоби для моделювання роботи швидкодіючих фібоначчієвих лічильників.

Проанализировано существующие математические модели глитчей в ЦАП и показано их неточность. Рассмотрено негативное влияние глитчей на динамические погрешности в ЦАП и на скорость Ц-А преобразования. Предложено метод снижения глитчей в генераторах пилообразных сигналов повышенной линейности. Составлено и проанализировано математическую модель глитчей в ЦАП с весовой избыточностью. Доказано целесообразность ЦАП на основе ССВИ, в частности р-кодов золотой пропорции и р-кодов Фибоначчи. Предложено метод построения быстродействующих счетчиков с использованием модифицированной системы счисления Фибоначчи (МФ-системы), что позволяет расширить диапазон счета и уменьшить количество оборудования. Оценено эффективность использования весовой избыточности для уменьшения глитчей в ЦАП и предложено оптимальные параметры систем счисления. Разработано обобщенные структурные схемы счетчиков каждого вида, а также схемы их отдельных разрядов. Разработано структурные и принципиальные схемы двухтактных усилителей постоянного тока (ДУПП) с параметрической корректировкой сдвига нуля и с входным каскадом на полевых транзисторах. Предложено структуру генераторов аналоговых сигналов на основе фибоначчиевого ЦАП и с использованием быстродействующих фибоначчиевых счетчиков. Разработано программные средства для моделирования работы быстродействующих фибоначчиевых счетчиков.

This dissertation work is devoted to the development of methods and means of high linearity ramp generation based on DAC with low-glitch coding. The aim of the research is to improve the linearity of digital ramp generators, which differs from the existing in application of low-cellular coding based on DAC with weight redundancy. The analysis of existing mathematical models of glitches in DAC was performed and their imperfection and inaccuracy are shown, which limits the possibility of their usage in the development and analysis of DACs and systems based on them. The impact of glitches on the dynamic errors in the DAC and on the speed of bitwise analog-to-digital conversion is considered and their negative effects on the dynamic characteristics of the DAC are shown, especially with increasing the bit capacity of the converter. The analysis of traditional methods and means of reducing glitches in DAC was performed and their disadvantages were pointed out. It is shown how these disadvantages lead to one or more of the following negative consequences: reduction of the DAC performance, increase of dynamic errors of the converter, increase of equipment quantity, increase of algorithmic complexity of transformation. The method for reducing glitches in high linearity ramp generators is proposed, a feature of which is the use of low-glitch coding based on DAC with weight redundancy. The mathematical model of glitches in DAC with weight redundancy has been developed that allows you to estimate the duration and amplitude of glitches while switching DAC bits depending on various factors, such as: parameters of key elements, number of bits, amplitude of control signals and load resistance. The analysis of the specified mathematical model was performed. The causes and specifics of the occurrence of glitters in α-DAC were considered. It has been shown that the appearance of glitches in the DAC significantly limits the possibility of its use, in particular, in the direct digital synthesis of analog signals. Using the proposed mathematical model, it was proved that the amplitude of the glitch is significantly influenced by the control voltage of the DAC and the parasitic capacities of the digital keys, and the value of the load resistance significantly affects the damping time (duration) of the glitch. The expediency of using DAC based on weight redundancy has been proved, in particular with fractional digit weights of bits, namely golden p-ratio numbers, with whole number weights of bits, namely Fibonacci p-codes. It was proved that with increasing of p parameter, the characteristics of glitches are greatly improved, and the amplitude and time of their attenuation decrease. A structural diagram of a low-glitch DAC based on a modified Fibonacci calculus system (MF calculus) was proposed. The efficiency of the use of weight redundancy to reduce the level of glitches in the DAC was evaluated and the optimal parameters of the numerical systems on the basis of which the DAC was built were proposed. It was proved that the use of p = 3 of the Fibonacci code and p = 3, p = 4 of the golden ratio codes is optimal. Further development took the approach to modify the Fibonacci calculus system. A modified Fibonacci calculus system (MF-system) is proposed for the construction of highspeed counters, which is characterized by an extension of the digit range, which makes it possible to reduce the number of equipment when constructing mentioned counters. A formal description of this system of calculus is given using the alphabet and the Fibonacci ratio, which specifies the basis, and the methods of counting in it are proposed. The proposed calculus system has less redundancy than the known Fibonacci calculus system. The rules for representing integers in the MF calculus system are described. The statement about the limitation of the length of the transfer, which can occur at each cycle, which leads to an increase in the speed of the counting, is proved. On the basis of theoretical research, the method for the construction of high-speed Fibonacci counters in the MF-system of calculus of three types was first proposed: the adding counter, the subtracting counter and the reversing counter. The general schemes of the structural organization of each type of counter and the schemes of the structural organization of their individual digits have been developed. Structural and schematic diagrams for two-stroke DC amplifier have been developed. The use of the proposed high-linear and high-speed two-stroke DC amplifier circuits will improve their static and dynamic characteristics and multi-bit analog-digital systems as a whole. Recommendations for the design of analog and digital ramp generators of high-line signals based on DAC with low-glitch coding were provided on the basis of the methods and tools proposed in this work. The structural organization of the generators of the specified analog signals based on the Fibonacci digital-to-analog converter and using highspeed Fibonacci counters is proposed. The structural organization of such generators and the functional circuits of their meters are described, and their work is reviewed and analyzed in detail. It is substantiated that the use of the proposed generators in comparison with the corresponding solutions based on the binary number system allows to increase the speed and reduce the level of glitches in the process of generating analog signals that change linearly. The development of software for modeling the operation of high-speed Fibonacci counters is described. The simulation confirmed analytically calculated characteristics.