Двотактні буферні пристрої напруги на біполярних транзисторах

Abstract

У статті розроблено двотактні буферні пристрої напруги на біполярних транзисторах із мінімальним значенням вхідного струму. Для усунення адитивної похибки запропоновано метод, що базується на введенні до схеми двотактного вихідного підсилювача потужності. Запропонований буфер напруги складається з буферного елемента та підсилювача потужності. Доведено, що його застосування дозволяє істотно збільшити струм, що віддається вихідною шиною пристрою у навантаження. Схема буферного пристрою має низький рівень вхідного струму. Запропоновано вхідний каскад буферного елемента реалізувати на складених транзисторах Шиклаї, що забезпечує істотне зниження зсуву нуля до рівня 20 нА. Наявність підсилювача потужності гарантує високу лінійність передатної характеристики в діапазоні вихідного струму  5 мА.

The article proposes linear push-pull buffer devices on bipolar transistors. A highly linear push-pull voltage buffer device with parametric zero shift compensation is considered. A variant of the construction of a highly linear push-pull voltage buffer device on bipolar transistors with a minimum value of the input current is proposed. The purpose of the work is to minimize the additive error of the buffer device by significantly reducing the input current. Analytical relations are given that allow estimating the additive error of the zero shift. The schematic diagram of a two-stroke buffer device with an internal zero-shift compensation generator is also considered. It is noted that the technological spread of transistor parameters will not allow to significantly reduce this error. To eliminate this shortcoming, the authors proposed a method based on the introduction of a two-stroke output power amplifier into the circuit. Such a voltage buffer consists of two parts: a buffer element and a power amplifier. It is noted that the load capacity of the buffer element is not high, so the use of a power amplifier allows you to significantly increase it, and, accordingly, to increase the current supplied by the output bus of the device to the load. It is shown that the proposed scheme of the buffer device has a low level of input current (at the level of no more than 20nA). It is also noted that the presence of a power amplifier allows maintaining the balance between the input and output potentials of the circuit and ensuring high linearity of the transfer characteristic, regardless of possible changes in the output current in the specified range. It is proposed to implement the input stage of the buffer element on compound Shikla transistors, which ensures a significant reduction of the zero shift to the level of 20 nA. The presence of a power amplifier guarantees high linearity of the transmission characteristic in the output current range of  5 mA.