Квазілінійна математична модель помножувача частоти на основі біполярної транзисторної структури з від'ємним опором
Author
Осадчук, О. В.
Семенов, А. О.
Коваль, К. О.
Date
2009-10Metadata
Show full item recordCollections
- Наукові роботи каф. ІРТС [779]
Abstract
В роботі запропоновано квазілінійну математичну модель помножувача частоти аналогових сигналів на основі біполярної транзисторної структури з від’ємним опором. Квазілінійна математична модель побудована на основі степеневої апроксимації вольт-амперних характеристик біполярної транзисторної структури та квазілінійної схеми-заміщення у режимах подвоєння та потроєння частоти. In this work it is proposed a quasi-linear mathematical model of an analog signal frequency multiplier on a
base of bipolar transistor structure with negative resistance. The quasi-linear mathematical model is developed on a
base of power approximation of U/I characteristics of the bipolar transistor structure and a quasi-linear
substitution circuit in frequency doubling and tripling modes.
Please use this identifier to cite or link to this item:
http://ir.lib.vntu.edu.ua/handle/123456789/8347