<link rel="stylesheet" href="styles.f3b1fba60ec7970c.css">

Реалізація паралельного оброблення даних на пороговому підсумовувальному пристрої

dc.contributor.authorВасюра, А. С.uk
dc.contributor.authorКуперштейн, Л. М.uk
dc.titleРеалізація паралельного оброблення даних на пороговому підсумовувальному пристроїuk
dc.title.alternativeImplementation of the pipeline data processing on the threshold-adding deviceen
dc.title.alternativeРеализация параллельной обработки данных на пороговом суммирующем устройствеru
dc.date.issued2004
dc.publisherВінницький національний технічний університетuk
dc.identifier.citationВасюра А. С. Реалізація паралельного оброблення даних на пороговому підсумовувальному пристрої [Текст] / А. С. Васюра, Л. М. Куперштейн // Вісник Вінницького політехнічного інституту. - 2004. - № 5. - С. 59-65.uk
dc.relation.urihttp://visnyk.vntu.edu.ua/index.php/visnyk/article/view/100
dc.identifier.issn1997-9274
dc.identifier.issn1997-9266
dc.identifier.udc681.3
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/5304
dc.description.abstractРозглянуто процес конвеєрної обробки, який базується на алгоритмі порогового паралельного підсумовування масиву чисел. Запропоновано структуру конвеєрного пристрою для паралельної порогової обробки даних. Наведено результати моделювання даного пристрою на програмованих логічних інтегральних схемах. Показана перспектива застосування розробленого пристрою у нейрообробціuk
dc.description.abstractРассмотрен процесс конвейерной обработки, который базируется на алгоритме порогового параллельного суммирования массива чисел. Предложена структура конвейерного устройства для параллельной пороговой обработки данных. Приведены результаты моделирования данного устройства на программируемых логических интегральных схемах. Показана перспектива применения разработанного устройства в нейронной обработкеru
dc.description.abstractThe pipeline processing process is considered, which is based on the algorithm of the threshold parallel adding of array numbers. The pipeline device structure for the threshold parallel data processing is proposed. The results of modeling device on the programmable logic integrated circuits are proponed. The perspective of using designed device in the neural processing is shownen
dc.subjectпороговий підсумовувальний пристрійuk
dc.subjectобробка данихuk
dc.subjectінтегральна схемаuk
dc.subjectперспектива застосуванняuk
dc.subjectthreshold-adding deviceen
dc.subjectdata processingen
dc.subjectintegrated circuiten
dc.subjectperspective of usingen
dc.typeArticle
dc.language.isouk_UAuk_UA
dc.date.accessioned2016-01-26T13:26:53Z
dc.date.available2016-01-26T13:26:53Z

Файли

Контейнер файлів

Зараз показуємо 1 - 1 з 1
Вантажиться...
Ескіз
Назва:
100.pdf
Розмір:
354,26 KB
Формат:
Adobe Portable Document Format

Ліцензійна угода

Зараз показуємо 1 - 1 з 1
Вантажиться...
Ескіз
Назва:
license.txt
Розмір:
132 B
Формат:
Plain Text
Опис: