Показати скорочену інформацію

dc.contributor.authorАзаров, Олексій Дмитровичuk
dc.contributor.authorДудник, Олександр Вікторовичuk
dc.contributor.authorБогомолов, Сергій Віталійовичuk
dc.contributor.authorАзаров, Алексей Дмитриевичru
dc.contributor.authorДудник, Александр Викторовичru
dc.contributor.authorБогомолов, Сергей Витальевичru
dc.contributor.authorAzarov, Oleksii Dmytrovychen
dc.contributor.authorDudnyk, Oleksandr Viktorovychen
dc.contributor.authorBohomolov, Serhii Vitaliiovychen
dc.date.accessioned2015-06-17T09:51:28Z
dc.date.available2015-06-17T09:51:28Z
dc.date.issued2010-07-12
dc.identifier51224
dc.identifier.citationПат. 51224 UA, МПК H03K 5/22, G05B 1/00. Буферний каскад [Текст] / О. Д. Азаров, О. В. Дудник, С. В. Богомолов (Україна). - № u200913561 ; заявл. 25.12.2009 ; опубл. 12.07.2010, Бюл. № 13. - 5 с. : кресл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/1173
dc.description.abstractБуферний каскад, до якого додатково введено тридцять третій та тридцять четвертий транзистори, причому бази тридцять третього та тридцять четвертого транзисторів з'єднано з базами двадцять дев'ятого та тридцятого транзисторів відповідно. Колектори тридцять третього та тридцять четвертого транзисторів з'єднано вихідною шиною. Емітери тридцять третього та тридцять четвертого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно.uk
dc.description.abstractБуферный каскад, в который дополнительно введен тридцать третий и тридцать четвертый транзисторы, причем базы тридцать третьего и тридцать четвертого транзисторов соединены с базами двадцать девятого и тридцатого транзисторов соответственно. Коллекторы тридцать третьего и тридцать четвертого транзисторов соединены выходной шиной. Эмиттеры тридцать третьего и тридцать четвертого транзисторов соединены с шинами положительного и отрицательного питания соответственно.ru
dc.description.abstractThe invention proposes a buffer stage. Thirty third and thirty fourth transistors are additionally incorporated to the said stage; bases of thirty third and thirty fourth transistors are united with bases of twenty ninth and thirtieth transistors, correspondingly. Collectors of thirty third and thirty fourth transistors are connected with an output bus. Emitters of thirty third and thirty fourth transistors are connected with buses of positive and negative power supply, correspondingly.en
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectH03K 5/22
dc.subjectG05B 1/00
dc.subjectбуферний каскадuk
dc.subjectімпульсна технікаuk
dc.subjectаналого-цифрові перетворювачіuk
dc.subjectцифрові вимірювальні приладиuk
dc.titleБуферний каскадuk
dc.title.alternativeБуферный каскадru
dc.title.alternativeBuffer stageen
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію