Show simple item record

dc.contributor.authorАзаров, Олексій Дмитровичuk
dc.contributor.authorЧерняк, Олександр Івановичuk
dc.contributor.authorМуращенко, Олександр Геннадійовичuk
dc.contributor.authorАзаров, Алексей Дмитриевичru
dc.contributor.authorAzarov, Oleksii Dmytrovychen
dc.date.accessioned2016-09-13T12:50:45Z
dc.date.available2016-09-13T12:50:45Z
dc.date.issued2016-09-12
dc.identifier109785
dc.identifier.citationПат. 109785 UA, МПК H03M 1/46. Цифро-аналоговий перетворювач [Текст] [Текст] / О. Д. Азаров, О. І. Черняк, О. Г. Муращенко (Україна). - № u2016 01458 ; заявл. 18.02.2016 ; опубл. 12.09.2016, Бюл. № 17. - 15 с. : кресл., табл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/13095
dc.description.abstractЦифро-аналоговий перетворювач, який містить пристрій для підсумовування еталонних величин, генератор тактових імпульсів, цифро-аналоговий перетворювач в коді Фібоначчі, лічильник у згорнуто-розгорнутому коді Фібоначчі, причому вхід цифро-аналогового перетворювача з'єднано з входом початкового встановлення лічильника в згорнуто-розгорнутому коді Фібоначчі, виходи лічильника у згорнуто-розгорнутому коді Фібоначчі з'єднано з входами цифро-аналогового перетворювача в р-коді Фібоначчі, вихід генератора тактових імпульсів з'єднано з входом тактових імпульсів лічильника у згорнуто-розгорнутому коді Фібоначчі, вихід цифро-аналогового перетворювача в р-коді Фібоначчі з'єднано з суматором еталонних величин, вихід суматора еталонних величин з'єднано з виходом цифроаналогового перетворювача, крім того лічильник у згорнуто-розгорнутому коді Фібоначчі містить вхід встановлення у початковий стан, вхід тактових імпульсів, вхід режиму реверсивної лічби, N інформаційних виходів, та у кожному розряді містить лічильний тригер, перший і другий розряди містять логічний елемент 2І-НЕ, а кожний розряд лічильника, крім першого, другого, (N-1)-гo та N-гo, містить перший та другий логічні елементи 3І-НЕ, який відрізняється тим, що введено вхід режиму реверсивної лічби, а в якості лічильника у згорнуто-розгорнутому коді Фібоначчі використано реверсивний лічильник у згорнуто-розгорнутому коді Фібоначчі, причому вхід режиму реверсивної лічби цифро-аналогового перетворювача з'єднаний з входом режиму реверсивної лічби лічильника, крім того реверсивний лічильник у згорнуто-розгорнутому коді Фібоначчі містить вхід режиму реверсивної лічби, а також (N-1)-й розряд містить логічний елемент 2І-НЕ, (N-1)-й та N-й розряди містять логічний елемент 3І-НЕ, N-й розряд містить логічний елемент НЕ, перший і N-й розряд містить логічний елемент ВИКЛЮЧНЕ АБО, кожний розряд, крім першого і N-гo, містить перший і другий логічний елементи ВИКЛЮЧНЕ АБО, перший розряд містить логічний елемент 2І, другий розряд містить логічний елемент 3І-НЕ, причому, вхід встановлення у початковий стан лічильника з'єднаний зі входами R встановлення у початковий стан лічильних тригерів з першого по N-й розряди, вхід тактових імпульсів лічильника з'єднаний зі входами С синхронізації лічильних тригерів з першого по N-й розряди, прямий вихід кожного і-го лічильного тригера з першого по N-й розряди з'єднаний з і-м інформаційним виходом лічильника, вихід першого логічного елемента 3І-НЕ кожного і-го розряду з третього по (N-2)-й з'єднаний з першим входом другого логічного елемента 3І-НЕ і-го розряду, вихід якого з'єднаний з Т-входом лічильного тригера і-го розряду, вихід першого логічного елемента 3І-НЕ кожного і-го розряду, з четвертого по (N-2)-й, з'єднаний з другим входом другого логічного елемента 3І-НЕ (і-і)-го розряду, вихід першого логічного елемента ЗІ-НЕ кожного і-го розряду, з п'ятого по (N-2)-й, з'єднаний з третім входом другого логічного елемента 3І-НЕ (і-2)-го розряду, вихід логічного елемента ЗІ-НЕ (N-l)-ro розряду з'єднаний з третім входом другого логічного елемента ЗІ-НЕ (N-3)-гo розряду, другим входом логічного другого елемента 3І-НЕ (N-2)-гo розряду та першим входом логічного елемента 2І-НЕ (N-1)-гo розряду, другий вхід якого з'єднаний з виходом логічного елемента 3І-НЕ N-гo розряду, третім входом другого логічного елемента 3І-НЕ (N-2)-гo розряду та входом логічного елемента НЕ N-гo розряду, а вихід з'єднаний з Т-входом лічильного тригера (N-1)-гo розряду, вихід логічного елемента НЕ N-гo розряду з'єднаний з Т-входом лічильного тригера N-гo розряду, вхід режиму реверсивної лічби з'єднаний з першими входами всіх логічних елементів ВИКЛЮЧНЕ АБО, всіх перших логічних елементів ВИКЛЮЧНЕ АБО та всіх других логічних елементів ВИКЛЮЧНЕ АБО, прямий вихід лічильного тригера першого розряду з'єднаний з другим входом логічного елемента ВИКЛЮЧНЕ АБО першого розряду, прямий вихід кожного і-го лічильного тригера з другого по п'ятий розряди з'єднаний з другим входом першого логічного елемента ВИКЛЮЧНЕ АБО і-го розряду інверсний вихід кожного і-го лічильного тригера з другого по п'ятий розряди з'єднаний з другим входом другого логічного елемента ВИКЛЮЧНЕ АБО і-го розряду, інверсний вихід лічильного тригера N-гo розряду з'єднаний з другим входом логічного елемента ВИКЛЮЧНЕ АБО N-гo розряду, вихід другого логічного елемента ВИКЛЮЧНЕ АБО кожного і-го розряду, з третього по (N-2)-й, з'єднаний з першим входом першого логічного елемента 3І-НЕ і-го розряду, вихід другого логічного елемента ВИКЛЮЧНЕ АБО (N-1)-го розряду з'єднаний з першим входом логічного елемента 3І-НЕ (N-1)-гo розряду, вихід логічного елемента ВИКЛЮЧНЕ АБО N-гo розряду з'єднаний з першим входом логічного елемента 3І-НЕ N-гo розряду, вихід першого логічного елемента ВИКЛЮЧНЕ АБО кожного і-го розряду, з другого по (N-4)-й, з'єднаний з другим входом першого логічного елемента 3І-НЕ (і+1)-го розряду та третім входом першого логічного елемента 3І-НЕ (і+2)-го розряду, вихід логічного елемента ВИКЛЮЧНЕ АБО першого розряду з'єднаний з першим входом логічного елемента 2І-НЕ першого розряду, першим входом логічного елемента 2І-НЕ другого розряду та третім входом першого логічного елемента 3І-НЕ третього розряду, вихід другого логічного елемента ВИКЛЮЧНЕ АБО другого розряду з'єднаний з другим входом логічного елемента 2І-НЕ другого розряду, вихід першого логічного елемента ВИКЛЮЧНЕ АБО другого розряду з'єднаний з другим входом логічного елемента 2І-НЕ першого розряду, вихід якого з'єднаний з першим входом логічного елемента 21 першого розряду, другий вхід якого з'єднаний з виходом першого логічного елемента ЗІ-НЕ третього розряду та першим входом логічного елемента ЗІ-НЕ другого розряду, а вихід з'єднаний з Т-входом лічильного тригера першого розряду, вихід першого логічного елемента ВИКЛЮЧНЕ АБО (N-3)-гo розряду з'єднаний з другим входом першого логічного елемента 3І-НЕ (N-2)-гo розряду та другим входом логічного елемента 3І-НЕ (N-1)-гo розряду, вихід першого логічного елемента ВИКЛЮЧНЕ АБО (N-2)-гo розряду з'єднаний з третім входом логічного елемента 3І-НЕ (N-1)-гo розряду та другим входом логічного елемента 3І-НЕ N-гo розряду, вихід першого логічного елемента ВИКЛЮЧНЕ АБО (N-1)-гo розряду з'єднаний з третім входом логічного елемента 3І-НЕ N-гo розряду, вихід логічного елемента 2І-НЕ другого розряду з'єднаний з другим входом логічного елемента 3І-НЕ другого розряду, третій вхід якого з'єднаний з виходом першого логічного елемента 3І-НЕ четвертого розряду, а вихід з'єднаний з Т-входом лічильного тригера другого розряду.uk
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectH03M 1/46
dc.subjectобчислювальна технікаuk
dc.subjectвимірювальна технікаuk
dc.subjectцифрова технікаuk
dc.subjectцифро-аналогові перетворювачіuk
dc.titleЦифро-аналоговий перетворювачuk
dc.typePatent


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record