| dc.contributor.author | Гаврілов, Д. В. | uk |
| dc.contributor.author | Щепанівський, В. Ю. | uk |
| dc.date.accessioned | 2017-07-13T22:51:22Z | |
| dc.date.available | 2017-07-13T22:51:22Z | |
| dc.date.issued | 2017 | |
| dc.identifier.citation | Гаврілов Д. В. Розподільник імпульсів і рівнів на програмованих користувачем вентильних матрицях [Електронний ресурс] / Д. В. Гаврілов, В. Ю. Щепанівський // Матеріали XLVI науково-технічної конференції підрозділів ВНТУ, Вінниця, 22-24 березня 2017 р. - Електрон. текст. дані. - 2017. - Режим доступу : https://conferences.vntu.edu.ua/index.php/all-frtzp/all-frtzp-2017/paper/view/3190. | uk |
| dc.identifier.uri | https://conferences.vntu.edu.ua/index.php/all-frtzp/all-frtzp-2017/paper/view/3190 | |
| dc.identifier.uri | http://ir.lib.vntu.edu.ua//handle/123456789/17570 | |
| dc.description.abstract | В роботі реалізовано розподільники імпульсів і рівнів (РІР), які за видом сигналів поділяють на розподільники рівнів (РР), в яких активна величина потенціалу (логічна 1 або 0) діє протягом такту синхроімпульсів, та розподільники імпульсів (РІ), в яких активний сигнал триває протягом синхроімпульсу. | uk |
| dc.description.abstract | This paper presents an realisation of distributors of impulses and levels, it divided into distributor of levels, where is active value potential (logic 1 or 0) is continues for cycle clock and distributors impulses, where the active signal continues for a clock. | en |
| dc.language.iso | uk_UA | uk_UA |
| dc.publisher | ВНТУ | uk |
| dc.relation.ispartof | Матеріали XLVI науково-технічної конференції підрозділів ВНТУ, Вінниця, 22-24 березня 2017 р. | uk |
| dc.subject | ПЛІС | uk |
| dc.subject | FPGA | uk |
| dc.subject | ПКВМ | uk |
| dc.subject | розподільники | uk |
| dc.subject | CPLD | en |
| dc.subject | FPGA | en |
| dc.subject | distributors of impulses and levels | en |
| dc.title | Розподільник імпульсів і рівнів на програмованих користувачем вентильних матрицях | uk |
| dc.type | Thesis | |
| dc.identifier.udc | 621.396 | |
